[发明专利]共享操作数的垂直和水平广播

说明书

阵列处理器包括以行和列分布的处理器元件阵列。处理器元件阵列对参数值执行操作。阵列处理器还包括存储器接口，其将参数值的集合广播到处理器元件阵列的行和列的互斥子集。在一些情况下，阵列处理器包括：单指令多数据(SIMD)单元，其包括对应行中的处理器元件阵列的子集；工作组处理器(WGP)，其包括SIMD单元的子集二以及存储器结构，其被配置为与存储参数值的外部存储器互连。存储器接口将参数值广播到SIMD单元，该SIMD单元包括与存储器接口相关联的行中的处理器元件阵列和跨WGP中的SIMD单元实施的处理器元件阵列的列。存储器接口经由存储器结构从外部存储器存取参数值。

背景技术

图形处理单元(GPU)和其它多线程处理单元通常实施同时对多个数据集执行单个程序的多个实例的多个处理元件(其也被称为处理器内核或计算单元)。例如，处理元件可实施单指令多数据(SIMD)协议以利用多个计算单元对多个数据集同时执行相同指令。因此，处理元件被称为SIMD单元。分级执行模型用于匹配在硬件中实现的分级结构。执行模型限定由所有波(也称为波前、线程、流或工作项)执行的指令的内核。在一些情况下，在处理系统中实施的GPU或其它多线程处理单元的处理能力被补充有也实施SIMD协议的一个或多个加速器。在GPU或其它多线程处理单元中实施的加速器电路的一个示例是阵列处理器。

发明内容

在一个方面中，一种装置包括以行和列分布的处理器元件阵列，其中该处理器元件阵列被配置为对参数值执行操作，并且还包括存储器接口，该存储器接口被配置为将该参数值的集合广播到该处理器元件阵列的该行和列的互斥子集。在各种实施方案中，该处理器元件阵列包括向量算术逻辑单元(ALU)处理器，并且其中该存储器接口包括直接存储器存取(DMA)引擎，该存储器接口中的每一者将该参数值广播到该行中对应一行和该列中对应一列中的该处理器元件阵列，并且/或者该存储器接口的第一存储器接口将第一参数值广播到第一行和第一列中的该处理器元件阵列，并且其中该存储器接口的第二存储器接口将第二参数值广播到第二行和第二列中的该处理器元件阵列，该存储器接口经由单独的物理连接而连接到该处理器元件阵列的行和列的互斥子集，该存储器接口被配置为用该参数值同时填充与该行和列的该互斥子集中的该处理器元件阵列相关联的寄存器，该装置还包括单指令多数据(SIMD)单元，该SIMD单元包括对应行中的该处理器元件阵列的子集，并且其中该存储器接口将该参数值广播到包括与该存储器接口相关联的行中的该处理器元件阵列的该SIMD单元，该装置还包括工作组处理器，该工作组处理器包括该SIMD单元的子集，并且其中该存储器接口将该参数值广播到跨该工作组处理器中的该SIMD单元实施的处理器元件阵列的列，并且/或者该装置还包括被配置为与存储该参数值的外部存储器互连的存储器结构，并且其中该存储器接口被配置为经由该存储器结构从该外部存储器存取该参数值。

根据另一方面，一种方法包括：经由存储器接口从存储器取参数值；从该存储器接口将该参数值广播到处理器元件阵列的行和列的互斥子集；以及在该处理器元件阵列处对该参数值执行操作。

在各种实施方案中，从该存储器接口广播该参数值包括将该参数值从该存储器接口中的每一者广播到该行中对应一行以及该列中对应一列中的该处理器元件阵列，广播该参数值包括将第一参数值从该存储器接口的第一存储器接口广播到第一行和第一列中的该处理器元件阵列，并且其中广播该参数值包括将第二参数值从该存储器接口的第二存储器接口广播到第二行和第二列中的该处理器元件阵列，广播该参数值包括经由该存储器接口与对应行和列之间的单独物理连接来广播该参数值，广播该参数值包括同时用该参数值填充与该行和列的该互斥子集中的该处理器元件阵列相关联的寄存器，每个行的该处理器元件的子集被实施在对应的单指令多数据(SIMD)单元中，并且其中广播该参数值包括将该参数值广播到包括与该存储器接口相关联的行中的该处理器元件阵列的该SIMD单元，并且/或者其中该SIMD单元的子集被实施在对应的工作组处理器中，并且其中广播该参数值包括将该参数值广播到跨该工作组处理器中的该SIMD单元实施的该处理器元件阵列的列，并且/或者取该参数值包括经由被配置为与存储该参数值的该存储器互连的存储器结构来存取该参数值。

附图说明