[发明专利]使用堆叠的N型和P型纳米片的具有互补电容匹配的NCFET

说明书

提供了一种负电容场效应晶体管(NCFET)器件(100)。该NCFET器件包括衬底(102)和形成在该衬底上的晶体管堆叠结构(PFET，NFET)。该纳米片堆叠结构包括PFET区域和NFET区域，该PFET区域包括pWF金属层堆叠(124)并且该NFET区域包括nWF金属层堆叠(126)。该NCFET器件还包括形成在晶体管堆叠结构上的电介质界面层(122)，该电介质界面层包括金属诱发的氧空位，并且该电介质界面层形成在晶体管堆叠结构的一部分上。该NCFET器件还包括形成在该电介质界面层上的顶部电极(130)。

背景技术

本公开涉及半导体器件的制造方法和所得结构。更具体地，本公开涉及使用堆叠的n型和p型纳米片的具有互补电容匹配的负电容场效应晶体管(NCFET)的制造方法和所得结构。

在某些半导体器件制造工艺中，可以在单个晶圆上制造大量半导体器件，诸如n型场效应晶体管(nFET)和p型场效应晶体管(pFET)。非平坦晶体管器件架构(例如，鳍式FET(FinFET)和纳米片FET)可以提供高于平坦晶体管的增加的器件密度和增加的性能。随着半导体集成电路(IC)和/或芯片变得更小，堆叠纳米片在半导体器件中的实现已经增加。纳米片通常指具有约1纳米(nm)至约100nm量级的厚度范围的二维纳米结构，并且它们可便于制造与常规平面型半导体器件相比具有减小的覆盖区的非平面半导体器件。例如，与常规平面FET相比，纳米片晶体管包括栅极堆叠，所述栅极堆叠围绕多个叠置的纳米片沟道区的整个周边，以用于减小的器件覆盖区和改进的对沟道电流流动的控制。因此，纳米片和纳米线被视为用于将半导体晶体管器件的覆盖区减少到7纳米或更小的可行选项。

负电容场效应晶体管(NCFET)是一种新兴技术，该技术是与现有的互补金属氧化物半导体(CMOS)制造技术兼容的常规FinFET器件的演进。NCFET包括在晶体管的栅极堆叠内的铁电(FE)层，其在某些条件下充当负电容以克服晶体管中的亚阈值摆幅(SS)的基本限制。后者导致内部电压放大，这允许晶体管具有更大的增益，而无需增加操作电压。可能希望在NCFET器件中结合纳米片结构以减小器件覆盖区。

发明内容

本公开的实施例涉及一种负电容纳米片场效应晶体管(NCFET)器件的制造方法。具体地，某些实施例包括负电容场效应晶体管(NCFET)器件。该NCFET器件包括衬底和形成在该衬底上的晶体管堆叠结构。该纳米片堆叠结构包括PFET区域和NFET区域，该PFET区域包括pWF金属层堆叠并且该NFET区域包括nWF金属层堆叠。NCFET器件还包括形成在晶体管堆叠结构上的电介质界面层，电介质界面层包括金属诱发的氧空位，并且电介质界面层形成在晶体管堆叠结构的一部分上。该NCFET器件还包括形成在该电介质界面层上的顶部电极。

其他实施例涉及一种形成负电容场效应晶体管(NCFET)器件的方法。该方法包括形成包括PFET区域和NFET区域的晶体管堆叠结构，PFET区域包括pWF金属层堆叠，NFET区域包括nWF金属层堆叠。该方法还包括在晶体管堆叠结构上形成电介质界面层，该电介质界面层包括金属诱发的氧空位并且形成在晶体管堆叠结构的一部分上。所述方法还包含在所述电介质界面层上形成顶部电极。

以上概述并不旨在描述本公开的每个所示实施例或所有实现方式。

附图说明

本申请包括的附图被结合到说明书中并且形成说明书的一部分。它们例示了本公开的实施方式，并且与描述一起解释本公开的原理。附图仅说明某些实施例，而并不限制本公开。

图1是根据实施例的半导体纳米片NCFET器件在半导体制造工艺流程的中间阶段的截面图。

图2是根据实施例的图1的半导体纳米片NCFET器件在附加的制造操作之后的截面图。

图3是根据实施例的图2的半导体纳米片NCFET器件在附加的制造操作之后的截面图。

图4是根据实施例的图3的半导体纳米片NCFET器件在附加的制造操作之后的截面图。