[发明专利]使用多个深度学习加速器实施人工神经网络的计算

说明书

描述了与深度学习加速器和存储器相关的系统、装置和方法。举例来说，集成电路装置可配置成执行具有矩阵操作数的指令且配置成具有随机存取存储器(RAM)。编译器可识别人工神经网络的多个部分以分别在多个此类集成电路装置上实施。所述编译器将所述人工神经网络的描述转换成可在多个装置上执行的多个编译器输出，以生成响应到所述人工神经网络的输入的人工神经网络的输出。在生成所述人工神经网络的输出时，在所述装置之间传送中间结果。

相关申请

本申请要求于2020年11月6日申请且名称为“使用多个深度学习加速器实施人工神经网络的计算(Implement the Computation of An Artificial Neural NetworkUsing Multiple Deep Learning Accelerators)”的第17/092,038号美国专利申请的优先权，其全部公开内容由此以引用的方式并入本文中。

技术领域

本文所公开的至少一些实施例大体上涉及编译器，且更明确地说，但不限于用以生成可由多个加速器执行以实施人工神经网络(ANN)的指令的编译器，所述ANN例如通过机器学习和/或深度学习配置的ANN。

背景技术

人工神经网络(ANN)使用神经元网络来处理到网络的输入，且生成网络的输出。

深度学习已应用于许多应用领域，例如计算机视觉、语音/音频辨识、自然语言处理、机器翻译、生物信息学、药物设计、医疗图像处理、游戏等。

附图说明

在附图的图式中作为实例而非限制示出实施例，在附图中，相同的参考标号指示类似元件。

图1示出根据一个实施例的具有经配置的深度学习加速器和随机存取存储器的集成电路装置。

图2示出根据一个实施例的配置成执行矩阵-矩阵操作的处理单元。

图3示出根据一个实施例的配置成执行矩阵-向量操作的处理单元。

图4示出根据一个实施例的配置成执行向量-向量操作的处理单元。

图5示出根据一个实施例的配置成向经训练人工神经网络自主地应用输入的深度学习加速器和随机存取存储器。

图6示出根据一个实施例的将人工神经网络的描述转换成编译器输出以供在多个深度学习加速器上执行的编译器。

图7示出根据一个实施例的配置成使用多个深度学习加速器实施的人工神经网络的多个部分。

图8和9示出根据一些实施例的多个深度学习加速器之间的协作以实施人工神经网络。

图10示出根据一个实施例的编译人工神经网络的描述以用于使用深度学习加速器实施的方法。

图11示出其中可操作本公开的实施例的示例计算机系统的框图。

具体实施方式

本文公开的至少一些实施例提供一种用于集成电路的编译器，所述集成电路配置成用更少的能量消耗和计算时间实施人工神经网络(ANN)的计算。此类集成电路装置可包含深度学习加速器(DLA)和随机存取存储器。随机存取存储器配置成存储人工神经网络(ANN)的参数和具有矩阵操作数的指令。存储于随机存取存储器中的指令可由深度学习加速器(DLA)执行以根据人工神经网络(ANN)执行矩阵计算。编译器可生成使用多个深度学习加速器实施人工神经网络的指令。

举例来说，编译器可识别人工神经网络(ANN)的多个部分以用于分别在多个深度学习加速器上实施。多个深度学习加速器可具有不同硬件，且因此可不为均质的。“深度学习加速器”可由编译器引导彼此协作以实施人工神经网络(ANN)。