[发明专利]多项式乘法器及具有该乘法器的处理器

权利要求书

1.一种基于Karatsuba算法的多项式乘法器，用于执行后量子密码Saber算法中的多项式乘法操作，其特征在于，包括：

第一存储模块，用于存储第一多项式系数和第二多项式系数，其中所述第一多项式系数包括：第1至第256阶系数b0至b255，第二多项式系数包括：第1至第256阶系数a0至a255；

第一计算模块，用于根据所述第一和第二多项式系数，计算-B1、B0+B1、B0-B1和A0+A1，其中，B0包括b0至b127，B1包括b128至b255，A0包括a0至a127，A1包括a128至a255；

多项式乘法模块，包括：384个并行的乘法单元，其中所述乘法单元每3个为一组，每组中的三个乘法单元分别用于计算：P1＝-B1*(A0+A1)、P2＝(B0+B1)*A0和P3＝(B0-B1)*A1；

第二计算模块，用于根据所述多项式乘法模块的结果，计算C0＝P2+P1，C1＝P3-P1；以及

第二存储模块，用于存储C0和C1，其中C0和C1为对所述第一和第二多项式系数执行多项式乘法操作所产生的结果数据。

2.如权利要求1所述的多项式乘法器，其特征在于，所述第一多项式系数中各系数的位宽为4位，所述第二多项式系数中各系数的位宽为13位，所述第一存储模块，具体用于从位宽为64位的存储器中读取所述第二多项式系数并缓存。

3.如权利要求2所述的多项式乘法器，其特征在于，所述第一存储模块，包括：第一寄存器，用于存储b0至b255；第二寄存器，用于存储a0至a127；

以及第三寄存器，用于存储a128至a255。

4.如权利要求3所述的多项式乘法器，其特征在于，还包括：第一选择器和第二选择器，所述第一选择器和第二选择器分别与所述第二寄存器和第三寄存器连接，分别用于从所述第二寄存器和第三寄存器选择系数输出至所述第二计算模块。

5.如权利要求4所述的多项式乘法器，其特征在于，所述第二和第三寄存器均为676位。

6.如权利要求1所述的多项式乘法器，其特征在于，所述第一计算模块包括：第一加法器，用于计算B0+B1；第二加法器，用于计算A0+A1；第一减法器，用于计算-B1；以及第二减法器，用于计算B0-B1。

7.如权利要求1所述的多项式乘法器，其特征在于，所述第二计算模块包括：第一累加单元，用于计算C0＝P2+P1；以及第二累加单元，用于计算C1＝P3-P1。

8.如权利要求1所述的多项式乘法器，其特征在于，所述第二存储模块包括：第四寄存器，用于存储C0；和第五寄存器，用于存储C1。

9.如权利要求1所述的多项式乘法器，其特征在于，所述多项式乘法模块由数字信号处理电路实现。

10.一种用于实现后量子密码Saber算法的处理器，所述处理器由硬件实现，其特征在于，所述处理器包括：

存储模块；

功能模块，用于执行后量子密码Saber算法涉及的操作，且所述功能模块包括以下子模块：第三代安全散列算法SHA3子模块、二进制采样子模块、多项式乘法器、加解密子模块、验证子模块和数据位宽转换子模块；以及

控制模块，用于根据所述存储模块中存储的指令，控制所述功能模块中的各子模块执行对应的操作，以实现所述后量子密码Saber算法中的密钥生成、密钥封装和密钥解封中的至少一个；

其中，所述多项式乘法器为权利要求1至9中任一项所述的多项式乘法器。