[发明专利]一种具有高电流密度的N面GaN基P沟道器件及其制备方法

权利要求书

1.一种具有高电流密度的N面GaN基P沟道器件，其特征在于，包括：

由下至上依次设置的第一Si衬底层(11)、P-GaN层(20)、UID-In_xGaN层(30)、Al_yGaN势垒层(40)和保护层(50)；

所述Al_yGaN势垒层(40)、所述UID-In_xGaN层(30)和所述P-GaN层(20)形成N面的异质结结构；其中，0.02≤x≤0.05；

所述Al_yGaN势垒层(40)上开设有栅极凹槽(41)；所述Al_yGaN势垒层(40)的两侧分别沉积有源电极(61)和漏电极(62)；其中，0.2≤y≤0.3；

所述源电极(61)和所述漏电极(62)均延伸至所述保护层(50)内；

所述栅极凹槽(41)，槽口朝向所述保护层(50)；所述栅极凹槽(41)上设置有栅电极(42)；

所述栅电极(42)延伸至所述保护层(50)内；

所述源电极(61)、所述漏电极(62)和所述栅电极(42)的上方分别沉积有贯穿所述保护层(50)的互联金属(70)。

2.根据权利要求1所述的一种具有高电流密度的N面GaN基P沟道器件，其特征在于，所述P-GaN层(20)的厚度为10nm～20nm；所述栅极凹槽(41)的深度为5nm～15nm；

所述UID-In_xGaN层(30)的厚度为10nm～20nm；

所述Al_yGaN势垒层(40)的厚度为15nm～25nm；所述P-GaN层(20)的Mg的掺杂浓度为2e19/cm³～3e19/cm³。

3.一种具有高电流密度的N面GaN基P沟道器件制备方法，其特征在于，包括：

步骤一、在第二Si衬底层(12)上外延生长材料，外延层自下而上分别是GaN缓冲层(80)、GaN层(90)、Al_yGaN势垒层(40)、UID-In_xGaN层(30)和P-GaN层(20)；其中，0.2≤y≤0.3，0.02≤x≤0.05；

步骤二、刻蚀所述P-GaN层(20)至剩余厚度为10nm～20nm；

步骤三、在所述P-GaN层(20)表面键合第一Si衬底层(11)；

步骤四、将所述步骤三制备得到的产品翻转以实现所述Al_yGaN势垒层(40)、所述UID-In_xGaN层(30)和所述P-GaN层(20)形成的N面异质结结构，并刻蚀掉所述第二Si衬底层(12)；

步骤五、完全刻蚀所述GaN缓冲层(80)和所述GaN层(90)；

步骤六、在步骤五制备得到的产品上制作源电极(61)和漏电极(62)，所述源电极(61)和所述漏电极(62)分别位于所述Al_yGaN势垒层(40)的两侧；

步骤七、在所述Al_yGaN势垒层(40)上刻蚀栅极凹槽(41)；

步骤八、在所述步骤七制备得到的产品上制备栅电极(42)；

步骤九、在产品表面生长保护层(50)；

步骤十、在所述保护层(50)上光刻金属互联层的开孔区；所述开孔区与所述源电极(61)、漏电极(62)和所述栅电极(42)相对应；

步骤十一、在所述开孔区蒸发互联金属(70)，引出电极，制备得到如权利要求1或2所述的器件。

4.根据权利要求3所述的一种具有高电流密度的N面GaN基P沟道器件制备方法，其特征在于，所述GaN缓冲层(80)的厚度为2μm～5μm，所述GaN层(90)的厚度为100nm～200nm，所述P-GaN层(20)的厚度为30nm～50nm；所述栅极凹槽(41)的深度为5nm～15nm；

所述UID-In_xGaN层(30)的厚度为10nm～20nm；

所述Al_yGaN势垒层(40)的厚度为15nm～25nm；所述P-GaN层(20)的Mg的掺杂浓度为2e19/cm³～3e19/cm³。