[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构及其制备方法。一种半导体结构，包括：衬底、栅极结构以及侧壁结构。衬底包括有源区。栅极结构位于衬底的有源区上。栅极结构包括层叠设置的掩膜层、导电层和栅氧化层。侧壁结构设置在栅极结构的两侧。有源区包括有源区凸起。栅氧化层位于有源区凸起的上方。本公开实施例中，可以利用有源区凸起减少或消除因短沟道效应造成的栅极漏电流，以改善半导体结构的可靠性及使用寿命。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着集成电路技术的快速发展，集成电路中器件的密集度越来越高，使得半导体器件的特征尺寸也在不断减小。其中，以互补金属氧化物半导体(Complementary MetalOxide Semiconductor，简称CMOS)器件尺寸为例，在CMOS器件尺寸不断减小至次微米级后，正如摩尔定律的预测，在高效率、高密度集成电路中的晶体管数量容易上升到几千万个。

在COMS器件的尺寸不断缩小的过程中，栅极中有效栅长(Effective GateLength)也会随之缩短。有效栅长缩短易出现短沟道效应(Short-channel Effects)，从而导致栅极漏电流增加，这对器件的可靠性及使用寿命都有很大的影响。

发明内容

本公开实施例提供一种半导体结构及其制备方法。

一种半导体结构，包括：衬底、栅极结构以及侧壁结构。衬底包括有源区。栅极结构位于衬底的有源区上。栅极结构包括层叠设置的掩膜层、导电层和栅氧化层。侧壁结构设置在栅极结构的两侧。

在一些实施例中，有源区包括有源区凸起。栅氧化层位于有源区凸起的上方。

在一些实施例中，侧壁结构包括第一侧壁。第一侧壁位于导电层和掩膜层的两侧。

在一些实施例中，导电层包括第一导电层和第二导电层，第一导电层位于第二导电层上方。第一侧壁覆盖掩膜层、第一导电层和部分第二导电层的侧壁。

在一些实施例中，第二导电层上部分的横截面积小于第二导电层下部分的横截面积。

在一些实施例中，第一导电层下部分的横截面积小于或等于第二导电层上部分的横截面积。

在一些实施例中，导电层还包括阻挡层。阻挡层位于第一导电层和第二导电层之间。

在一些实施例中，侧壁结构还包括第二侧壁。第二侧壁覆盖第一侧壁、部分第二导电层及栅氧化层的侧壁。

在一些实施例中，有源区包括有源区凸起；第二侧壁还覆盖有源区凸起的侧壁。

基于同样的发明构思，本公开实施例还提供了一种半导体结构的制备方法，用于制备如上一些实施例中的半导体结构。所述制备方法包括以下步骤。

在有源区上方依次层叠形成初始栅氧化层、初始导电层和初始掩膜层。

图形化初始栅氧化层、初始导电层和初始掩膜层，分别形成栅氧化层、导电层和掩膜层；栅氧化层、导电层和掩膜层形成栅极结构。

在栅极结构的两侧形成侧壁结构。

在一些实施例中，初始导电层包括第一初始导电层和第二初始导电层。导电层包括第一导电层和第二导电层。图形化第一初始导电层和第二初始导电层，分别形成第一导电层和第二导电层。

在一些实施例中，侧壁结构包括第一侧壁。形成初始栅氧化层、初始导电层和初始掩膜层后，对初始掩膜层、第一初始导电层和部分第二初始导电层进行刻蚀，形成掩膜层、第一导电层和第二中间导电层。沉积第一侧壁材料层，保留掩膜层、第一导电层和第二中间导电层侧壁上的第一侧壁材料层，形成第一侧壁。

在一些实施例中，以第一侧壁为掩膜对第二中间导电层和初始栅氧化层进行刻蚀，形成第二导电层和栅氧化层。