[发明专利]一种新型单粒子加固触发器电路

权利要求书

1.一种新型单粒子加固触发器电路，其特征在于，包括：相互串联的主级锁存器以及从级锁存器，所述主级锁存器和/或所述从级锁存器的反馈环中设置有至少一个延迟元件；

所述延迟元件用于在所处的锁存器的数据保持阶段，当该锁存器反馈环的第一节点受单粒子入射影响时，保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复受单粒子入射影响的所述第一节点的电平。

2.如权利要求1所述的触发器电路，其特征在于，所述延迟元件包括电阻以及门控开关，所述电阻与所述门控开关并联，所述电阻以及所述门控开关的第一端作为所述延迟元件的输入端，所述电阻以及所述门控开关的第二端作为所述延迟元件的输出端；

所述门控开关用于在所处的锁存器的数据保持阶段，进行断开，当该锁存器反馈环的第一节点受单粒子入射影响时，利用延迟元件的负载特性保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复所述第一节点的电平。

3.如权利要求1所述的触发器电路，其特征在于，所述延迟元件包括电容与门控开关，所述电容的一端与所述门控开关的一端串联，所述门控开关的另一端作为所述延迟元件的输入端与输出端，所述电容的另一端接固定电平；

所述门控开关用于在所处的锁存器的数据保持阶段，进行闭合，当该锁存器反馈环的第一节点受单粒子入射影响时，利用延迟元件的负载特性保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复所述第一节点的电平。

4.如权利要求1所述的触发器电路，其特征在于，所述主级锁存器的反馈环中设置有至少一个延迟元件，所述主级锁存器包括第一反相器与第一时钟门控元件；

所述第一反相器与所述第一时钟门控元件并联，所述第一反相器的输入端以及所述第一时钟门控电路的输出端作为所述主级锁存器的输入端，所述第一反相器的输出端以及所述第一时钟门控电路的输入端作为所述主级锁存器的输出端；

所述第一反相器所在的支路和/或所述第一时钟门控元件所在的支路设置有所述延迟元件。

5.如权利要求4所述的触发器电路，其特征在于，所述第一反相器以及所述第一时钟门控元件所在的支路均设置有所述延迟元件，所述延迟元件包括：第一延迟元件与第二延迟元件，所述第一延迟元件设置在所述第一节点与所述第一反相器的输入端之间，所述第二延迟元件设置在所述第二节点与所述第一时钟门控元件的输入端之间。

6.如权利要求4所述的触发器电路，其特征在于，所述第一反相器以及所述第一时钟门控元件所在的支路均设置有所述延迟元件，所述延迟元件包括：第一延迟元件与第二延迟元件，所述第一延迟元件设置在所述第二节点与所述第一反相器的输出端之间，所述第二延迟元件设置在所述第一节点与所述第一时钟门控元件的输出端之间。

7.如权利要求4所述的触发器电路，其特征在于，所述第一反相器所在的支路设置有所述延迟元件，所述延迟元件设置在所述第一节点与所述第一反相器的输入端之间。

8.如权利要求4所述的触发器电路，其特征在于，所述第一时钟门控元件所在的支路设置有所述延迟元件，所述延迟元件设置在所述第二节点与所述第一时钟门控元件的输入端之间。

9.如权利要求1所述的触发器电路，其特征在于，所述从级锁存器的反馈环中设置有至少一个延迟元件，所述从级锁存器包括第二反相器与第二时钟门控元件；

所述第二反相器与所述第二时钟门控元件并联，所述第二反相器的输入端以及所述第二时钟门控元件的输出端作为所述从级锁存器的输入端，所述第二反相器的输出端以及所述第二时钟门控元件的输入端作为所述从级锁存器的输出端；

所述第二反相器所在的支路和/或所述第二时钟门控元件所在的支路设置有所述延迟元件。

10.如权利要求9所述的触发器电路，其特征在于，所述第二反相器以及所述第二时钟门控元件所在的支路均设置有所述延迟元件，所述延迟元件包括：第一延迟元件与第二延迟元件，所述第一延迟元件在所述第一节点与所述第二反相器的输入端之间，所述第二延迟元件在所述第二节点与所述第二时钟门控元件的输入端之间。