[发明专利]时变决策反馈均衡

说明书

本申请案涉及时变决策反馈均衡。存储器装置可使用一或多个导电线来与主机装置耦合。接收器可通过导电线接收从另一装置传输的信号。所述接收器可包含用以基于所述经接收信号及反馈信号来确定所述经接收信号的电压且输出输出信号的决策电路。所述接收器可包含经配置以输出作为所述输出信号的延迟版本的经延迟信号的可变时间延迟电路及经配置以缩放所述经延迟信号以产生所述反馈信号的增益电路。所述可变时间延迟电路可包含具有可变延迟参数的延迟元件。所述接收器可与存储由所述输出信号递送的信息的存储器阵列耦合。

相关申请案的交叉参考

本专利申请案主张由霍利斯在2021年1月14日申请、标题为“时变决策反馈均衡(TIME-VARIABLE DECISION FEEDBACK EQUALIZATION)”的第17/149,364号美国专利申请案的优先权，所述申请案已转让给其受让人，且其全文以引用的方式明确地并入本文中。

技术领域

本技术领域涉及时变决策反馈均衡。

背景技术

存储器装置广泛用于存储各种电子装置，例如计算机、无线通信装置、相机、数字显示器等中的信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为两种受支持状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两种状态，可存储所述状态中的任一者。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将所述状态写入或编程在存储器装置中。

存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等等。存储器单元可为易失性或非易失性的。即使在不存在外部电源的情况下，非易失性存储器，例如FeRAM也可长时间维持它们的经存储逻辑状态。当与外部电源断开时，易失性存储器装置，例如DRAM可能丢失它们的经存储状态。

发明内容

本文中公开一种设备。所述设备可包含：存储器阵列；第一电路，其与所述存储器阵列及导电线耦合，所述导电线经配置以接收表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号且输出第二信号，所述第一电路经配置以在采样事件时至少部分地基于所述输入信号及反馈信号来确定第一信号的电压；第二电路，其与所述第一电路的输出耦合且经配置以将一或多个可变时间延迟施加到所述第二信号并输出一或多个经延迟信号；及第三电路，其与所述第二电路及所述第一电路耦合，所述第三电路经配置以至少部分地基于由所述第二电路输出的所述一或多个经延迟信号来产生所述反馈信号。

本文中公开一种方法。所述方法可包含：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。

本文中公开一种设备。所述设备可包含：存储器阵列；及控制器，其与所述存储器阵列耦合，所述控制器可操作以致使所述设备：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。

附图说明

图1说明根据如本文中所公开的实例的支持时变决策反馈均衡的系统的实例。

图2说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。