[发明专利]存内计算单元、模块和系统

权利要求书

1.一种存内计算单元，其特征在于，所述存内计算单元包括：

存储阵列，包含多个呈N行N列排布的存储单元，位于第i行第j列的所述存储单元记为S_i,j；位于同一列的所述存储单元中存储的数据值相同；所述存储阵列用于存储N比特的第一数据；其中，N大于等于1，i大于等于1且小于等于N，j大于等于1且小于等于N；其中，所述存储单元包括门控访问元件和存储元件，所述存储单元的控制端为所述门控访问元件的栅极；所述存储单元的输出端为所述门控访问元件的漏极；

N条字线，所述字线用于输入N比特的第二数据；位于同一行所述存储单元的控制端经由同一条所述字线依次串接；

M个位线组，第k组位线记为位线组BLk，M等于2N-1，k大于等于1且小于等于M；

其中，当k大于等于1且小于等于N时，位线组BLk具有k条位线，k条所述位线分别连接至和存储单元S1,k及存储单元Sk,1位于同一直线上的各存储单元的输出端；

当k大于N且小于等于M时，位线组BLk具有2N-k条位线，2N-k条所述位线分别连接至和存储单元Sk-N+1,N及存储单元SN,k-N+1位于同一直线上的各存储单元的输出端。

2.根据权利要求1所述的存内计算单元，其特征在于，所述存储单元包括易失性存储器。

3.根据权利要求1所述的存内计算单元，其特征在于，所述门控访问元件包括晶体管，所述存储元件包括锁存器。

4.根据权利要求3所述的存内计算单元，其特征在于，所述第一数据所述第二数据均为二进制数据，所述锁存器用于存储比特值0或1。

5.根据权利要求4所述的存内计算单元，其特征在于，当所述字线上的电压大于等于预设电压，则所述字线上的比特值为1，与所述字线串接的各个所述存储单元的所述门控访问元件导通；

当所述字线上的电压小于所述预设电压，则所述字线上的比特值为0，与所述字线串接的各个所述存储单元的所述门控访问元件关断。

6.根据权利要求1-5任一项所述的存内计算单元，其特征在于，所述存内计算单元还包括：

M-2个比特编码器，所述M-2个比特编码器与第2至第M-1个位线组一一对应连接，所述比特编码器用于将所述位线组的输出信号进行编码，以得到数字信号。

7.根据权利要求6所述的存内计算单元，其特征在于，所述存储单元包括SRAM存储器。

8.根据权利要求7所述的存内计算单元，其特征在于，所述存储单元采用全耗尽绝缘体上硅工艺制备得到。

9.一种存内计算模块，包括一个或多个权利要求1-8中任一项所述的存内计算单元。

10.一种存内计算系统，包括一个或多个权利要求9所述的存内计算模块。