[发明专利]一种CMOS器件的EOS失效率的预测方法和装置有效
申请号: | 202210046994.5 | 申请日: | 2022-01-17 |
公开(公告)号: | CN114065674B | 公开(公告)日: | 2022-04-22 |
发明(设计)人: | 赵东艳;王于波;鹿祥宾;陈燕宁;付振;董广智;钟明琛;宋彦斌;单书珊;吴峰霞;张肖;刘波;邓超平 | 申请(专利权)人: | 北京智芯微电子科技有限公司;北京芯可鉴科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网福建省电力有限公司电力科学研究院 |
主分类号: | G06F30/33 | 分类号: | G06F30/33 |
代理公司: | 北京润平知识产权代理有限公司 11283 | 代理人: | 高英英 |
地址: | 100192 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 cmos 器件 eos 失效 预测 方法 装置 | ||
1.一种CMOS器件的电气过应力EOS失效率的预测方法,其特征在于,所述预测方法包括:
确定所述CMOS器件的基础EOS失效率;
确定在所述CMOS器件的全部工艺环节中影响EOS失效率的影响因子;
获取针对每一影响因子进行EOS失效率评价的评价结果,并基于该评价结果确定示出所述影响因子对所述EOS失效率的影响程度的权重值,其中所述权重值越大表示所述影响因子对所述EOS失效率的影响程度越大,其中,所述获取针对每一影响因子进行EOS失效率评价的结果,包括:
对每一影响因子进行适应于预设的一个或多个EOS失效率评价条目的测试,并将测试结果与针对相应条目预设的评价标准进行适配,并根据适配程度确定所述影响因子在相应条目下的EOS失效率得分,其中所述适配程度越高,所述失效率得分越低;
汇总每一影响因子的所有EOS失效率评价条目下的EOS失效率得分,以作为所述影响因子的EOS失效率评价的评价结果;
基于所述基础EOS失效率和各个所述影响因子对应的权重值,采用如下公式建立针对所述EOS失效率的预测模型,以得到所述CMOS器件的EOS失效率的预测值:
其中,为所述CMOS器件的基础EOS失效率, 为所述CMOS器件的EOS失效率的预测值,为芯片级静电释放ESD及闩锁Latch UP设计因子的权重值,为芯片级静电释放ESD测试质量因子的权重值,为集成电路静电释放ESD控制因子的权重值,为系统级电磁兼容EMC测试质量因子的权重值,为印制电路板PCB原理图设计因子的权重值,为印制电路板PCB布局布线设计因子的权重值,为系统设备级电磁兼容EMC设计因子的权重值,为现场应用气候环境因子的权重值,为现场应用电磁环境因子的权重值。
2.根据权利要求1所述的预测方法,其特征在于,所述确定所述CMOS器件的基础EOS失效率,包括:
根据对所述CMOS器件进行EOS实验的实验数据或者对所述CMOS器件进行现场检测的现场返还数据,确定所述CMOS器件的基础EOS失效率。
3.根据权利要求1所述的预测方法,其特征在于,采用如下公式基于该评价结果确定示出所述影响因子对EOS失效率的影响程度的权重值:
其中,为所述影响因子的权重值,为针对所述影响因子的每个评价条目的EOS失效率得分,为评价条目的数量,为所述评价条目下的EOS失效率得分的最大值。
4.根据权利要求1至3任一项所述的预测方法,其特征在于,所述影响因子包括以下中的一者或多者:芯片级静电释放ESD及闩锁Latch UP设计因子、芯片级静电释放ESD测试质量因子、集成电路静电释放ESD控制因子、系统级电磁兼容EMC测试质量因子、印制电路板PCB原理图设计因子、PCB布局布线设计因子、系统设备级电磁兼容EMC设计因子、现场应用气候环境因子和现场应用电磁环境因子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京智芯微电子科技有限公司;北京芯可鉴科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网福建省电力有限公司电力科学研究院,未经北京智芯微电子科技有限公司;北京芯可鉴科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网福建省电力有限公司电力科学研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210046994.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:激光收发扫描装置和激光雷达系统
- 下一篇:一种混凝土增效剂连续加料存储设备