[发明专利]一种基于SGT-MOSFET的电压采样结构

权利要求书

1.一种基于SGT-MOSFET的电压采样结构，其特征在于，包括：

SGT-MOSFET主元胞区，具有沟槽，所述沟槽中设置有屏蔽栅；

第一采样元胞区(A)，设置于所述SGT-MOSFET主元胞区的一侧，所述第一采样元胞区(A)具有沟槽，所述沟槽中设置有屏蔽栅；

第二采样元胞区(B)，设置于所述SGT-MOSFET主元胞区的一侧，所述第二采样元胞区(B)具有沟槽，所述沟槽中设置有屏蔽栅；

所述SGT-MOSFET主元胞区的源极与第一采样元胞区(A)的源极和第二采样元胞区(B)的源极通过导电金属连接，所述SGT-MOSFET主元胞区与所述第一采样元胞区(A)的屏蔽栅和所述第二采样元胞区(B)的屏蔽栅不存在电气连接，所述第一采样元胞区(A)的屏蔽栅与所述第二采样元胞区(B)的屏蔽栅电气连接；

终端区(4)，包围所述SGT-MOSFET主元胞区、第一采样元胞区(A)和第二采样元胞区(B)。

2.根据权利要求1所述的基于SGT-MOSFET的电压采样结构，其中，所述第一采样元胞区(A)和所述第二采样元胞区(B)分别有两个，所述两个第一采样元胞区(A)分别对称分布在SGT-MOSFET主元胞区的上下两端，所述两个第二采样元胞区(B)分别对称分布在MOSFET主元胞区的左右两端，所述第一采样元胞区(A)和所述第二采样元胞区(B)包含个数相等的元胞。

3.根据权利要求1或2所述的基于SGT-MOSFET的电压采样结构，其中，所述第一采样元胞区(A)的屏蔽栅与所述第二采样元胞区(B)的屏蔽栅通过环形多晶硅电气连接。

4.根据权利要求1或2所述的基于SGT-MOSFET的电压采样结构，其中，所述SGT-MOSFET主元胞区的器件结构包括：N型半导体衬底(1-2)、位于所述N型半导体衬底(1-2)下方的漏极(1-1)、位于所述N型半导体衬底(1-2)上方的N型漂移区(1-3)；在所述N型漂移区(1-3)上方设置的沟槽；所述沟槽两侧设有P型半导体体区(1-4)，所述P型半导体体区(1-4)上方设有N型半导体源区(1-5)和P型半导体欧姆接触区(1-6)；所述N型半导体源区 (1-5)与所述沟槽接触；所述P型半导体欧姆接触区(1-6)与所述N型半导体源区(1-5)远离所述沟槽的侧面接触；所述P型半导体欧姆接触区(1-6)的上表面和所述N型半导体源区(1-5)的上表面平齐；氧化层(1-7)覆盖在所述N型半导体源区(1-5)上；第一栅极(1-8-1)、第二栅极(1-8-2)、N型屏蔽栅(1-10) 和所述氧化层(1-7)设置在沟槽内，所述源极(1-11)覆盖所述P型半导体欧姆接触区(1-6)、所述氧化层(1-7)和所述N型屏蔽栅(1-10)；所述第一栅极(1-8-1)和第二栅极(1-8-2)对称位于所述N型屏蔽栅(1-10)的左右两侧且通过所述氧化层(1-7)相互隔离；所述第一栅极(1-8-1)、第二栅极(1-8-2)和N型屏蔽栅(1-10)的上表面齐平；所述第一栅极(1-8-1)和第二栅极(1-8-2)的下表面齐平且高于所述N型屏蔽栅(1-10)的下表面；所述第一栅极(1-8-1)和第二栅极(1-8-2)的上表面高于所述N型半导体源区(1-5)的下表面；所述第一栅极(1-8-1)和第二栅极(1-8-2)的下表面低于所述P型半导体体区(1-4)的下表面。