[发明专利]一种阵列基板和显示面板

说明书

本申请公开了一种阵列基板和显示面板，阵列基板上的公共电极层包括公共电极主干和多条公共电极分支，像素电极层包括多条相互连接的像素电极分支，像素电极分支包括分支主体以及与分支主体连接的分支末端，所述分支末端包括第一侧、第二侧和第三侧，第一侧与公共电极主干相对设置形成第一间隙，第二侧和第三侧分别与对应的公共电极分支相对设置形成第二间隙和第三间隙；分支主体与公共电极分支之间形成第四间隙；第一间隙、第二间隙和第三间隙中，至少一个间隙对应的宽度值小于第四间隙的宽度。通过缩小像素电极分支末端与公共电极之间的间隙，从而增大分支末端的电场强度，减少扫描线和数据线对分支末端与公共电极之间的电场干扰。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

随着显示技术的发展，显示面板的显示模式也在不断变化，由之前的扭曲向列（TN）模式，发展到共平面开关（IPS）模式，IPS模式克服了TN模式中因液晶折射率各向异性引起的视觉不佳。

目前的IPS显示模式中经常出现点状色斑（Trace Mura），即上一帧结束后，液晶分子无法及时偏转到此帧需要的偏转状态而造成的影像残留现象，特别在子像素栅极线方向的像素边缘，由于公共电极和像素电极之间形成的水平方向的电场分量较像素中间位置的弱，其竖直方向的电场分量较像素中间位置的强，更易出现Trace Mura现象。

发明内容

本申请的目的是提供一种阵列基板和显示面板，降低像素边缘位置Trace Mura发生可能性的同时提升像素边缘位置的穿透率。

本申请公开了一种阵列基板，包括多条数据线、多条扫描线以及多个像素，多个所述像素分别由对应的所述扫描线和所述数据线驱动，每个所述像素包括像素电极层和公共电极层；所述公共电极层包括多条公共电极分支和连接于多条所述公共电极分支的公共电极主干；所述像素电极层包括多条相互连接的像素电极分支；多条所述像素电极分支与多条所述公共电极分支交错设置；所述像素电极分支包括分支主体以及与所述分支主体连接的分支末端，所述分支末端设置在所述分支主体靠近所述公共电极主干的一端；所述分支末端包括第一侧、第二侧和第三侧，所述第一侧与所述公共电极主干相对设置形成第一间隙，所述第二侧和所述第三侧分别与所述像素电极分支两边的所述公共电极分支相对设置形成第二间隙和第三间隙；所述分支主体与所述公共电极分支之间形成第四间隙；其中，所述第一间隙、第二间隙和第三间隙中，至少一个间隙对应的宽度值小于所述第四间隙的宽度。

可选的，所述第一间隙的宽度小于所述第四间隙的宽度，所述第一间隙的宽度为d1，所述第四间隙的宽度为w，其中d1与w的比值在0.25至0.65之间，即0.25≤d1/w≤0.65。

可选的，所述第二间隙和所述第三间隙的宽度相等，所述第二间隙的宽度小于所述第四间隙的宽度；所述第二间隙和所述第三间隙的宽度为d1，所述第四间隙的宽度为w，其中d1与w的比值在0.25至0.65之间，即0.25≤d1/w≤0.65。

可选的，所述公共电极主干和所述公共电极分支的交界处与所述像素电极分支靠近所述公共电极主干的一端形成有第一过渡间隙，所述第一过渡间隙的宽度为X1，其中，w＞X1≥d1。

可选的，所述像素电极分支包括第一子分支和第二子分支，所述第一子分支通过所述第二子分支与所述分支末端连接，所述第一子分支与所述公共电极分支之间形成所述第四间隙，所述第二子分支与所述公共电极之间形成第二过渡间隙；

所述第四间隙的宽度为w，所述第一间隙的宽度为d1，所述第二过渡间隙的宽度为X2，其中，d1≤X2＜w；

所述第一间隙的宽度的取值范围为1um至2.5um，即1um≤d1≤2.5um；

所述第四间隙的宽度的取值范围为3.8um至4um，即3.8um≤w≤4um。