[发明专利]一种功率可重构匹配电路及功率放大器

权利要求书

1.一种功率可重构匹配电路，其特征在于，包括第一微带线TL1、第一偏置支路、第三微带线TL3、第二电容C2、第三电容C3、第四微带线TL4、重构支路、第六电容C6、第七微带线TL7、第九微带线TL9、第二偏置支路、第一输入端子P1、第二输入端子P8和输出端P4；所述第一微带线TL1、第三微带线TL3、第三电容C3、第四微带线TL4、重构支路、第六电容C6、第七微带线TL7、第九微带线TL9依次串联；第二电容C2的一端连接在第三微带线TL3和第三电容C3相连接的端子，另一端连接接地点G1；输出端P4与重构支路连接；

第一偏置支路连接在第一微带线TL1的输出端子和第一偏置电压源P2之间，第二偏置支路连接在第七微带线TL7的输出端子和第二偏置电压源P7之间；

第一微带线TL1的输入端子和第九微带线TL9的输出端子分别为第一输入端子P1和第二输入端子P8。

2.根据权利要求1所述的功率可重构匹配电路，其特征在于，所述重构支路包括第一晶体管K1、第五微带线TL5、第四电容C4、第六微带线TL6、第五电容C5、第二晶体管K2、第三晶体管K3；所述第五微带线TL5一端连接第四微带线TL4的输出端子，另一端与第六微带线TL6串联后连接第二晶体管K2的漏极；第一晶体管K1的漏极连接在第四微带线TL4与第五微带线TL5相连接的端子，源极连接设接地点G1，栅极联接第一控制电压源P3；第四电容C4一端连接在第五微带线TL5与第六微带线TL6相连接的端子，另一端连接接地点G1；第五电容C5连接在第六微带线TL6与第二晶体管K2的漏极相连接的端子和输出端P4之间；所述第二晶体管K2的源极连接在第六电容C6的输入端子，栅极接第二控制电压源P5；所述第三晶体管K3的漏极连接在第二晶体管K2的漏极与第六电容C6相连接的端子，源极连接接地点G1，栅极连接第三控制电压源P6。

3.根据权利要求1所述的功率可重构匹配电路，其特征在于，所述第一偏置支路包括第一电容C1和第二微带线TL2；所述第二微带线TL2连接在第一微带线TL1与第三微带线TL3相连接的端子和第一偏置电压源P2之间，第一电容C1连接在第二微带线TL2与第一偏置电压源P2相连接的端子和接地点G1之间。

4.根据权利要求1所述的功率可重构匹配电路，其特征在于，所述第二偏置支路包括第七电容C7和第八微带线TL8；所述第八微带线TL8连接在第七微带线TL7与第九微带线TL9相连接的端子和第二偏置电压源P7之间，第七电容C7连接在第八微带线TL8与第二偏置电压源P7相连接的端子和接地点G1之间。

5.一种功率放大器，其特征在于，包括输出匹配网络、输入匹配网络、模式一级间电路和模式二级间电路；所述输出匹配网络采用如权利要求1-4所述的任一项功率可重构匹配电路；所述输入匹配网络的公共端作为输入端，另外两个端口分别与模式一级间电路和模式二级间电路的输入端子相连，模式一级间电路和模式二级间电路的输出端子分别连接功率可重构匹配电路的第一输入端子P1和第二输入端子P8。

6.根据权利要求5所述的功率放大器，其特征在于，所述模式一级间电路包括n个晶体管以及n-1个级间匹配网络，n为大于等于1的整数，n个晶体管依次串联，当n大于等于2时，相邻两个晶体管之间串联一个级间匹配网络，第一个晶体管的栅极连接输入匹配网络的输出端子，最后一个晶体管的漏极作为输出端子，所有晶体管的源极均连接地。

7.根据权利要求5所述的功率放大器，其特征在于，所述模式二级间电路包括m个晶体管以及m-1个级间匹配网络，m为大于等于1的整数，m个晶体管依次串联，当m大于等于2时，相邻两个晶体管之间串联一个级间匹配网络，第一个晶体管的栅极连接输入匹配网络的输出端子，最后一个晶体管的漏极作为输出端子，所有晶体管的源极均连接地。

8.根据权利要求5所述的功率放大器，其特征在于，所述晶体管的物理结构类型为结型场效应晶体管、金属-氧化物-半导体场效应晶体管、异质结场效应晶体管、双极结型晶体管或异质结双极晶体管。

9.根据权利要求5所述的功率放大器，其特征在于，所述功率放大电路的实现形式为单片集成电路或混合集成电路。