[发明专利]半导体器件结构及其形成方法

说明书

提供半导体器件结构。该半导体器件结构包括形成在衬底上方的鳍结构和形成在鳍结构上方的栅极结构。该栅极结构包括第一层和在第一层上方的填充层。该栅极结构包括形成在栅极结构的填充层上方的保护层，并且保护层通过填充层与第一层分离。本申请的实施例还涉及用于形成半导体器件结构的方法。

技术领域

本申请的实施例涉及半导体器件结构及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序地沉积材料的绝缘或介电层、导电层和半导体层并使用光刻术对各个材料层进行图案化以在其上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造许多集成电路，并且通过沿着划线在集成电路之间进行锯切来分割晶圆上的各个管芯。通常将各个管芯单独封装在例如多芯片模块中或其他类型的封装件中。

随着半导体行业在追求更高的器件密度、更高的性能和更低的成本的过程中已进入纳米技术工艺节点，制造和设计问题带来的挑战促使了三维设计的发展。

尽管现有的半导体器件通常已经足以满足其预期目的，但它们不是在所有方面都已完全令人满意。

发明内容

本申请的一些实施例提供了一种半导体器件结构，包括：鳍结构，形成在衬底上方；栅极结构，形成在所述鳍结构上方，其中，所述栅极结构包括：第一层；以及填充层，在所述第一层上方；以及保护层，形成在所述栅极结构的所述填充层上方，其中，所述保护层通过所述填充层与所述第一层分离，并且所述保护层的底面的第一宽度大于或等于所述填充层的顶面的第二宽度。

本申请的另一些实施例提供了一种半导体器件结构，包括：鳍结构，形成在衬底上方，其中，所述鳍结构包括多个纳米结构；栅极结构，形成在所述纳米结构的最顶部纳米结构上方，其中，所述栅极结构包括：栅极介电层，形成在所述纳米结构的最顶部纳米结构上方；第一导电层，形成在所述栅极介电层上方；第二导电层，形成在所述栅极介电层上方；以及填充层，在所述第一导电层和所述第二导电层上方；保护层，形成在所述填充层上方；以及绝缘层，形成在所述保护层上方，其中，所述绝缘层包括与所述栅极介电层直接接触的突出部分。

本申请的又一些实施例提供了一种用于形成半导体器件结构的方法，包括：在衬底上方形成鳍结构；在所述鳍结构上方形成伪栅极结构；在所述栅极结构上方形成介电层；去除所述伪栅极结构，以在所述介电层中形成沟槽；在所述沟槽中形成栅极介电层；在所述栅极介电层上方形成第一层；在所述第一层上方形成填充层；以及在所述填充层上方形成保护层，其中，所述保护层通过所述填充层与所述第一层分离。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A至图1K示出了根据本发明的一些实施例的形成半导体器件结构的各个阶段的立体图。

图2A示出了根据本发明的一些实施例的沿着图1I中所示的线A-A’的半导体器件结构的截面图。

图2B示出了根据本发明的一些实施例的沿着图1I中所示的线B-B’的半导体器件结构的截面图。

图3A示出了根据本发明的一些实施例的沿着图1J中所示的线A-A’的半导体器件结构的截面图。

图3B示出了根据本发明的一些实施例的沿着图1J中所示的线BB’的半导体器件结构的截面图。

图4A示出了根据本发明的一些实施例的沿着图1K所示的线A-A’的半导体器件结构的截面图。

图4B示出了根据本发明的一些实施例的沿着图1K中所示的线B-B’的半导体器件结构的截面图。