[发明专利]模拟计算中的数据存储方法及计算机设备

说明书

本发明公开了一种模拟计算中的数据存储方法及计算机设备，主要解决现有技术因线阻压降等因素在进行大规模并行计算时准确性下降的问题。本发明利用线性叠加原理，将传统的读取过程改变为和计算过程等价的电路配置，从而实现了读取过程和计算过程的耦合。本发明能够降低阵列规模依赖的非理想因素对计算过程的影响，提高计算精度，克服系统老化，可应用于存算一体化的大规模模拟计算系统中。

技术领域

本发明属于集成电路领域，更具体地，涉及集成电路计算芯片的体系架构和工作方式。

背景技术

随着物联网与云计算的发展，计算任务的复杂性与日俱增，给计算芯片带来更大的压力。其中，计算芯片的主要性能指标可以分为功耗和算力指标。无论是在物联网等供能受限的场景还是云计算等消耗大量能量的场景中，功耗指标都是十分关键的。因此，如何在提供给定算力的前提下，进一步降低芯片功耗，是计算芯片的重要研究方向。

计算芯片的功耗主要来自两部分操作，一是数据读写，二是数据计算。对于特定计算，如深度神经网络中涉及的推理和训练计算，会出现大量的数据读写操作。数据读写的目标存储器可以分为片上存储和片外存储。由于片上存储广泛采用静态随机存储器(SRAM)，其密度较低，因此其存储容量往往较小。当遇到大量数据读写操作时，就需要对片外存储进行访问。考察数据读写操作，对互连线周围寄生电容的充放电是其主要能耗来源。而片外存储通过较大间距的互连线和引脚进行数据访问，会产生相比片上存储大得多的能耗。针对这一现象，将数据尽可能地部署在片上存储中，并进一步降低对片上存储的数据访问是优化计算芯片能效的重要策略。

存算一体化架构就是其中的一个具体实现。这一架构通过构造基于忆阻器的高密度计算单元，可以将计算数据部分固化在计算单元内，从而减少了对于数据的访问操作。同时，由于采用模拟计算的方式，它对于存储数据有一定的鲁棒性，因而可以实现更大规模的片上存储。一种典型的计算方式是，在电导值为矩阵G的忆阻器阵列一侧通过数字-模拟转换器(DAC)输入电压向量V，通过测量正交的另一侧的输出电流向量I，既可以实现I＝GV的矩阵-向量乘法计算。其中，在神经网络推理的计算场景中，G对应网络权重，更新较少，V对应数据的特征图，更新较多。

在上述计算过程种，由于并行计算时大量单元打开，会产生较大的电流并在互连线上产生压降。这导致落在存储器件两端的电压改变，从而上述实际计算结果和理论的线性计算出现偏差。当阵列增大时，这一偏差会进一步增大，从而限制了计算并行度的进一步增加。

发明内容

本发明的目的在于解决上述问题，提出一种模拟计算中的数据存储方法及计算机设备。

本发明的目的是通过以下技术方案实现的：

第一方面，提供一种模拟计算中的数据存储方法，

使用存储单元排布为阵列结构的存储器，所述存储单元包含能够被选通的存储结构；

对所述存储器的存储单元进行分块，使得单个分块内数据能够用于实现某一计算过程；

基于所述存储器和其所述分块关系，对于至少一个需要进行数据写入的目标存储单元通过如下方式实现迭代写入，

其中，迭代写入的数据读取过程包括，

首先选通所述目标存储单元所属分块中所有存储单元的存储结构，

再对所述目标存储单元施加读信号激励，

再对所述目标存储单元所属分块中除所述目标存储单元之外的存储单元施加零信号。

进一步地，迭代写入过程包含：

首先根据目标存储值，对存储器进行数据写入，记为步骤一，

再对所述存储器进行读取，获得模拟存储值，记为步骤二，