[发明专利]基于Hadamard-CTC级联的编码器及编码方法

说明书

本发明提供一种基于Hadamard‑CTC级联的编码器及编码方法，该编码器包括：交织单元和Hadamard编码单元，交织单元的输出端和Hadamard编码单元的第一输入端之间连接有校验编码单元，且交织单元的输出端还与Hadamard编码单元的第二输入端相连；交织单元用于对输入的原始信息比特进行交织，输出交织信息比特；校验编码单元用于对交织信息比特进行分组校验和双二进制编码，输出校验位比特；Hadamard编码单元用于将交织信息比特联合校验位比特进行Hadamard编码，输出Hadamard编码符号。从而能够增强编码约束，得到高增益的低码率码，可以很好地被用于跳频通信抗干扰技术中。

技术领域

本发明涉及通信技术领域，尤其涉及一种基于Hadamard-CTC级联的编码器及编码方法。

背景技术

战术自组网是未来战争的重要通信保障手段，具有机动灵活、简易部署、集群智能的特点，但也必需克服高动态、大衰落和强干扰带来的不良影响。随着接入装备数以及通信速率需求的不断增长，频带内的干扰信号和多径效应所带来的码间串扰，会严重影响通信质量，而传统的时分多址接入以及频分多址接入等方式在抗干扰和抵抗衰落方面效果不显著。

跳频技术用伪随机码序列进行频移键控，使载波频率不断跳变而扩展频谱，可以有效抵御出现的某些频率的干扰。但当某些频点干扰过大时，接收端仍旧无法解调出正确符号，通信质量下降。而低码率编码可以实现将待传输信息比特编码为多个符号，这些符号分别被调制到不同频点，在接收端经过处理恢复比特信息。

目前实现低码率编码的一种有效方法为Hadamard码与Turbo码的级联编码结构，然而，这种编码结构编码约束较弱，难以获得高增益的低码率码。

发明内容

针对现有技术存在的问题，本发明提供一种基于Hadamard-CTC级联的编码器及编码方法。

第一方面，本发明提供一种基于Hadamard-CTC级联的编码器，包括：

交织单元和Hadamard编码单元，所述交织单元的输出端和所述Hadamard编码单元的第一输入端之间连接有校验编码单元，且所述交织单元的输出端还与所述Hadamard编码单元的第二输入端相连；

所述交织单元用于对输入的原始信息比特进行交织，输出交织信息比特；

所述校验编码单元用于对所述交织信息比特进行分组校验和双二进制编码，输出校验位比特；

所述Hadamard编码单元用于将所述交织信息比特联合所述校验位比特进行Hadamard编码，输出Hadamard编码符号。

可选地，所述校验编码单元包括奇偶校验单元和双二进制卷积编码单元；

其中，所述奇偶校验单元的输出端连接所述双二进制卷积编码单元的输入端，所述奇偶校验单元的输入端与所述交织单元的输出端相连，所述双二进制卷积编码单元的输出端与所述Hadamard编码单元的第一输入端相连；

所述奇偶校验单元用于对所述交织信息比特进行分组奇偶校验，输出两路校验比特；

所述双二进制卷积编码单元用于对所述两路校验比特进行双二进制卷积编码，输出校验位比特。

可选地，所述对所述交织信息比特进行分组奇偶校验，输出两路校验比特，包括：

对所述交织信息比特分别进行奇数位奇偶校验和偶数位奇偶校验，输出奇数位校验比特和偶数位校验比特。

可选地，所述对所述两路校验比特进行双二进制卷积编码，输出校验位比特，包括：

对所述两路校验比特进行双二进制咬尾卷积预编码，得到所述双二进制卷积编码单元的循环状态；

根据所述循环状态进行双二进制咬尾卷积编码，输出双二进制咬尾卷积编码校验位比特。