[发明专利]制造半导体器件的方法和半导体器件

权利要求书

1.一种半导体器件，包括：

第一半导体线，设置在衬底上方；

第一源极/漏极区域，与所述第一半导体线的端部接触；

栅极介电层，设置在所述第一半导体线的每个沟道区域上并且包裹环绕所述第一半导体线的每个沟道区域；

栅电极层，设置在所述栅极介电层上并且包裹环绕所述每个沟道区域；以及

第一绝缘间隔件，分别设置在间隔中，所述间隔由邻近的第一半导体线、所述栅电极层和所述第一源极/漏极区域限定，

其中，与所述第一源极/漏极区域接触的所述第一绝缘间隔件的端面垂直对准，

覆盖层，设置在所述第一半导体线上方的所述栅电极层的侧壁上，并且所述覆盖层的垂直侧壁与低k介电层直接接触，其中，所述低k介电层设置在所述第一源极/漏极区域上方的层间介电层和所述栅电极层之间，

所述低k介电层的位于所述第一源极/漏极区域与所述栅电极层之间的底部的侧壁，与所述端面垂直对准。

2.根据权利要求1所述的半导体器件，其中，与所述第一源极/漏极区域接触的所述第一绝缘间隔件的端面与所述第一半导体线和所述第一源极/漏极区域的端部之间的界面垂直对准。

3.根据权利要求1所述的半导体器件，其中，在所述第一半导体线之间的第一绝缘间隔件中形成一个或多个空隙。

4.一种半导体器件，包括：

第一结构，设置在半导体衬底上方；

第二结构，设置在所述半导体衬底上方；

隔离绝缘层，设置在所述第一结构与所述第二结构之间，

其中所述第一结构包括：

堆叠的多个半导体线；

第一源极/漏极外延层，与所述半导体线的端部接触；

第一栅极介电层，设置在所述半导体线中的每个的沟道区域上并且包裹环绕所述沟道区域；

第一栅电极层，设置在所述第一栅极介电层上，并且包裹环绕所述半导体线的每个的所述沟道区域；

覆盖层，设置在所述沟道区域之上的所述第一栅电极层的部分的侧壁上方；以及

绝缘间隔件，设置在相邻的半导体线、所述第一栅电极层和所述第一源极/漏极外延层之间，以及

所述第二结构包括：

鳍结构，其中第一半导体层和第二半导体层交替堆叠；

第二源极/漏极外延层，设置在所述鳍结构的源极/漏极区域上方；

第二栅极介电层，设置在所述鳍结构的沟道区域上方；以及

第二栅电极层，设置在第二栅极介电层上，

层间介电层，设置在所述第一源极/漏极外延层和第二源极/漏极外延层上方；以及

低k介电层，设置在所述层间介电层与所述第一栅电极层和所述第二栅电极层之间。

5.根据权利要求4所述的半导体器件，其中所述第一结构为n-型场效应晶体管(FET)并且所述第二结构为p-型场效应晶体管。

6.根据权利要求4所述的半导体器件，其中，与所述第一源极/漏极外延层接触的所述绝缘间隔件的端面垂直对准。

7.根据权利要求4所述的半导体器件，其中，在所述半导体线之间的所述绝缘间隔件中形成一个或多个空隙。

8.根据权利要求4所述的半导体器件，其中所述沟道区域中的所述第一半导体层的宽度小于所述沟道区域中的所述第二半导体层的宽度。

9.根据权利要求4所述的半导体器件，其中所述绝缘间隔件的每个的外围在所述第一源极/漏极外延层与所述半导体线相交处形成直角。

10.一种半导体器件，包括：

第一场效应晶体管(FET)和第二场效应晶体管，

其中，所述第一场效应晶体管包括：

多个硅半导体线，堆叠在衬底上方；

第一源极/漏极外延层，与所述硅半导体线的端部接触：

第一栅极介电层，设置在所述硅半导体线的每个的沟道区域上并且包裹环绕所述沟道区域；

第一栅电极层，设置在所述第一栅极介电层上，并且包裹环绕所述硅半导体线的每个的所述沟道区域；

覆盖层，设置在所述沟道区域之上的所述第一栅电极层的部分的侧壁上方；

绝缘间隔件，包括与所述第一源极/漏极外延层和所述硅半导体线直接接触的间隔件材料，

其中，所述绝缘间隔件的外围在所述第一源极/漏极外延层与所述硅半导体线相交处形成直角，以及

所述第二场效应晶体管包括：

鳍状结构，

第二栅电极层，设置在所述鳍状结构的沟道区域上方；以及

第二源极/漏极外延层，设置在所述鳍状结构的源极/漏极区域上方，

层间介电层，设置在所述第一源极/漏极外延层和所述第二源极/漏极外延层上方；以及

低k介电层，设置在所述层间介电层与所述第一栅电极层和所述第二栅电极层之间。