[发明专利]一种数据包重组控制系统和数据包重组方法

说明书

本发明公开了一种数据包重组控制系统，包括：数据包重组控制器；数据包收发控制器，配置用于通过接口控制模块接收远端设备发送的数据包，并将接收的数据包发送给所述数据包重组控制器；其中，所述数据包重组控制器配置用于判断接收的数据包是否为多包数据，若是接收的数据包为多包数据，则基于数据来源和数据包序号通过系统总线接口将所述数据包写入内存中对应的子缓存区，并判断接收的数据包是否为结束包，若是接收的数据包为结束包，则通过所述系统总线接口向CPU发送中断信号，以通知所述CPU读取所述对应的子缓存区中全部数据包。本发明还公开了一种数据包重组方法。

技术领域

本发明涉及数据包重组技术领域，尤其涉及一种数据包重组控制系统和数据包重组方法。

背景技术

服务器BMC(Baseboard Management Controller，基板管理控制器)芯片中的MCTP(Management Component Transport Protocol，管理组件传输协议)模块，用于实现BMC和其他设备间的通信。根据MCTP协议标准，设备间通信的数据包长度是有限制的，如64字节、128字节。当需要传输的数据量大于单次传输数据包长度时，需要使用多包传输模式。发送端将数据拆分为多包传输，根据实际情况设置起始包标志、中间包标志和结束包标志，并设置正确的包序号。接收端根据数据包标志和序号对数据重组，以获取正确的全部数据内容。

目前MCTP模块仅负责数据包接收功能，数据包重组功能由软件实现。在数据包重组中，需要软件频繁访问内存、MCTP模块等，并依据接收数据包内容执行多种操作。如开始新数据包重组、异常处理、数据包排序等。因此CPU需要花费大量时间执行数据包重组任务，从而降低了CPU性能。

发明内容

有鉴于此，本发明实施例的目的在于提出一种数据包重组控制系统和数据包重组方法，通过硬件实现MCTP数据包重组功能，将重组后的完整数据包发送给CPU处理，从而降低了CPU的负担，提高了BMC总体性能。

基于上述目的，本发明实施例的一方面提供了一种数据包重组控制系统，包括：数据包重组控制器；以及数据包收发控制器，配置用于通过接口控制模块接收远端设备发送的数据包，并将接收的数据包发送给所述数据包重组控制器；其中，所述数据包重组控制器配置用于判断接收的数据包是否为多包数据，若是接收的数据包为多包数据，则基于数据来源和数据包序号通过系统总线接口将所述数据包写入内存中对应的子缓存区，并判断接收的数据包是否为结束包，若是接收的数据包为结束包，则通过所述系统总线接口向CPU发送中断信号，以通知所述CPU读取所述对应的子缓存区中的全部数据包。

在一些实施方式中，所述数据包重组控制器进一步配置用于：判断接收的数据包是否为起始包，若是接收的数据包为起始包，则将所述起始包写入所述内存中未占用的子缓存区，并记录所述起始包的数据来源；将数据来源相同的数据包写入相同的子缓存区，并基于数据包序号将所述数据包存储到对应的偏移位置。

在一些实施方式中，所述数据包重组控制器进一步配置用于：若是接收的数据包不为多包数据，则通过所述系统总线接口将所述数据包写入所述内存中的单包数据缓存区，并通过所述系统总线接口向所述CPU发送中断信号，以通知所述CPU读取所述单包数据缓存区中的数据包。

在一些实施方式中，所述数据包收发控制器进一步配置用于：响应于接收的数据包错误，则向所述远端设备发送消息以请求重新发送所述数据包。

在一些实施方式中，所述数据包收发控制器进一步配置用于：通过接口控制模块与远端设备确认传输数据包的单包大小和全部数据包的总长度；基于所述单包大小和所述全部数据包的总长度判断是否出现丢包，若是出现丢包，则向所述远端设备发送消息以请求重新发送所述数据包。

在一些实施方式中，所述中断信号包括数据包所在的内存地址和数据长度。