[发明专利]一种寄存器功能覆盖组的生成方法、装置、设备及存储介质

说明书

本发明涉及芯片验证领域，尤其涉及一种寄存器功能覆盖组的生成方法、装置、设备及存储介质。所述方法包括：获取寄存器模型的描述文件，并对所述描述文件进行解析以确定所述寄存器模型所包括的寄存器信息，以及每个寄存器所包括的域信息；基于所述寄存器信息为所述寄存器模型定义地址覆盖组；基于所述域信息为每个域定义内容覆盖组。本发明的方案实现了自动生成寄存器的功能覆盖组，且所生成的功能覆盖组更加规范化，极大的节省了人工编写的工作量，可以快速完成寄存器功能覆盖组的搭建或修改，帮助验证快速收敛，提高验证效率和完备性。

技术领域

本发明涉及芯片验证领域，尤其涉及一种寄存器功能覆盖组的生成方法、装置、设备及存储介质。

背景技术

随着市场发展和技术的不断进步，芯片功能越来越复杂，对于研发进度的要求也越来越高，市场变化日新月异，新技术新方法层出不穷，芯片验证工作作为芯片功能的第一道“安全门”显得尤为重要。如何在保证验证完备性的同时高效率地完成对芯片的验证，也更加成为了验证工程师一直在努力的目标。

要完成对芯片的验证，首先需要保证的就是各个模块自身的功能无误。寄存器是绝大部分模块中的一个重要组成部分，通常情况下，通过对模块中寄存器的配置可以实现对该模块的控制，有些寄存器中还存储着反映该模块状态的重要信息。因此，对于寄存器的验证是极其重要的，通用验证方法学(Universal Verification Methodology，简称UVM)提供了寄存器模型来协助解决验证中的寄存器相关问题。UVM的寄存器模型是一组高级抽象的类，用来对DUT中具有地址映射的寄存器和存储器进行建模。它非常贴切的反映检验待测设计(Design Under Test，简称DUT)中寄存器的各种特性，可以产生激励作用于DUT并进行寄存器功能检查。

虽然寄存器模型使验证变得更方便，但实际工作中，还是需要工程师手工编写相关的功能覆盖组，来检查验证是否全面。这种方法不仅依赖于个人风格而且容易出现遗漏或不完整等问题，影响验证的完备性；另一方面这样的验证代码既影响维护效率又可重用性较低，当模块有修改或进行新模块的验证时，往往还需要消耗不少时间来调试，影响验证效率。

发明内容

有鉴于此，有必要针对以上技术问题，提供一种寄存器功能覆盖组的生成方法、装置、设备及存储介质。

根据本发明的第一方面，提供了一种寄存器功能覆盖组生成方法，所述方法包括：

获取寄存器模型的描述文件，并对所述描述文件进行解析以确定所述寄存器模型所包括的寄存器信息，以及每个寄存器所包括的域信息；

基于所述寄存器信息为所述寄存器模型定义地址覆盖组；

基于所述域信息为每个域定义内容覆盖组。

在一些实施例中，所述寄存器信息包括寄存器名称和寄存器偏移地址，所述基于所述寄存器信息为所述寄存器模型定义地址覆盖组的步骤包括：

将每个寄存器名称对应的寄存器偏移地址写入地址覆盖组；

利用寄存器地址映射将寄存器偏移地址映射到寄存器模型的物理地址中。

在一些实施例中，所述域信息包括域名称、域宽度和读写类型，所述基于所述域信息为每个域定义内容覆盖组的步骤包括：

响应于某个域的读写类型为只读，则根据所述域宽度将遍历所有位的数据添加读标识后写入所述某个域对应的内容覆盖组；

响应于某个域的读写类型为只写，则根据所述域宽度将遍历所有位的数据添加写标识后写入所述某个域对应的内容覆盖组；

响应于某个域的读写类型为可读可写，则根据所述域宽度将遍历所有位的数据分别添加读标识和写标识后写入所述某个域对应的内容覆盖组。

在一些实施例中，所述方法还包括：