[发明专利]一种基于双多路门控环形振荡器的再量化时间数字转换器

说明书

一种基于双多路门控环形振荡器的再量化时间数字转换器，属于数模混合电路领域。所述时间数字转换器包括脉冲产生电路、第一门控环形振荡器、第二门控环形振荡器、再量化电路和数据修正电路，其中，再量化电路由译码器、第一多路复用器、第二多路复用器、第三多路复用器、比较器、共模检测电路组成，数据修正电路由一阶差分电路、延时电路、加法器组成。本发明通过将两个存在失配的基于多路门控环形振荡器的时间数字转换器输出进行相加，然后对两者量化误差之和再次量化后进行消除，从而使其等价于一个最小可分辨时间为原来一半的时间数字转换器。

技术领域

本发明属于数模混合电路领域，具体涉及一种基于双多路门控环形振荡器的再量化时间数字转换器。

背景技术

数字锁相环(DPLL)在无线频率合成器和有线应用时钟恢复设计中是传统模拟锁相环的一个有吸引力的替代方案，可以缩小所需的芯片尺寸并且可用于数字密集型校准和调制。通常数字锁相环采用部分数字或全数字，使用时间数字转换器(Time-to-digitalconverter，TDC)代替鉴相器，而数字锁相环的带内噪声主要为时间数字转换器引入的量化噪声。因此，时间数字转换器如何降低量化噪声成为了低噪声数字锁相环的关键之一，通常方法有提高时间分辨率以及提高线性度两种。

学术界在2007年提出了基于门控环形振荡器(Gated-ring-oscillator,GRO)的时间数字转换器，这种结构只允许振荡器在给定的测量期间发生振荡，并努力冻结测量之间的环形振荡器状态，测量一个测量间隔内延迟单元转换的次数。出于提高时间分辨率的需要，在2008年提出了基于多路门控环形振荡器(Multi-path GRO)的时间数字转换器，由于使用了多路输入的反相器，降低了每级的延时，从而可以实现皮秒量级的时间分辨率。然而对于低噪声数字锁相环而言，皮秒级的量化误差仍有待降低。

发明内容

本发明的目的在于，针对背景技术存在的缺陷，提出了一种基于双多路门控环形振荡器的再量化时间数字转换器。本发明通过对两个多路门控环形振荡器的量化误差进行再次量化，实现时间分辨率的提高。

为实现上述目的，本发明采用的技术方案如下：

一种基于双多路门控环形振荡器的再量化时间数字转换器，包括脉冲产生电路(PG)、第一门控环形振荡器(GRO1)、第二门控环形振荡器(GRO2)、再量化电路和数据修正电路，其中，所述再量化电路由译码器(Decoder)、第一多路复用器(MUX1)、第二多路复用器(MUX2)、第三多路复用器(MUX3)、比较器(CMP)、共模检测电路(CMD)组成，所述数据修正电路由一阶差分电路(Diff)、延时电路(delay)、加法器组成；