[发明专利]一种半导体结构的制作方法

说明书

本发明公开了一种半导体结构的制作方法，包括：提供一衬底；在所述衬底上形成第一类型浅沟槽和第二类型浅沟槽，且所述第一类型浅沟槽的开口面积大于所述第二类型浅沟槽的开口面积；在所述第一类型浅沟槽和所述第二类型浅沟槽内形成第一衬层；在所述第二类型浅沟槽内形成第二衬层，且所述第二衬层设置在所述第一衬层上；以及在所述第一类型浅沟槽和所述第二类型浅沟槽内沉积隔离介质。通过本发明提供的一种半导体结构的制作方法，可提高半导体结构的性能。

技术领域

本发明属于半导体技术领域，特别涉及一种半导体结构的制作方法。

背景技术

浅沟槽隔离结构(Shallow Trench Isolation，STI)是集成电路中重要的结构，其可防止相邻的半导体器件之间的电流泄漏，以及发挥其他电学性能的作用。在导体工艺中，有些器件包括不同的功能区，其对浅沟槽隔离结构的宽度要求不同，需要在芯片不同区域形成不同宽度的浅沟槽隔离结构，但宽度较大的浅沟槽在沉积隔离介质是沉积速度较慢，造成在形成浅沟槽隔离结构过程中，易出现凹陷，导致半导体器件良率下降。因此，提高浅沟槽隔离结构的质量，简化工艺流程是亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体结构的制作方法，通过本发明提供的一种半导体结构的制作方法，可以提高浅沟槽隔离结构的制造质量，以提高半导体器件的性能。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体结构的制作方法，其至少包括：

提供一衬底；

在所述衬底上形成第一类型浅沟槽和第二类型浅沟槽，且所述第一类型浅沟槽的开口面积大于所述第二类型浅沟槽的开口面积；

在所述第一类型浅沟槽和所述第二类型浅沟槽内形成第一衬层；

在所述第二类型浅沟槽内形成第二衬层，且所述第二衬层设置在所述第一衬层上；以及

在所述第一类型浅沟槽和所述第二类型浅沟槽内沉积隔离介质。

在本发明一实施例中，所述第一类型浅沟槽与所述第二类型浅沟槽内所述隔离介质的沉积速率比为1.1:1~2:1。

在本发明一实施例中，所述第一衬层覆盖所述半导体衬底、所述第一类型浅沟槽和所述第二类型浅沟槽。

在本发明一实施例中，所述第一衬层为氧化硅，且所述第一衬层的厚度为5~20nm。

在本发明一实施例中，述第一衬层的形成包括以下步骤：

将带有所述第一类型浅沟槽和所述第二类型浅沟槽的所述衬底放入炉管中；以及

向所述炉管中通入干燥的氧气，以形成所述第一衬层。

在本发明一实施例中，所述第二衬层为氮化硅，且所述第二衬层的厚度为5~20nm。

在本发明一实施例中，所述第二衬层的形成包括以下步骤：

将带有所述第一衬层的所述衬底放入炉管中；

在所述第一衬层上形成所述第二衬层；

图案化所述第二衬层：以及

去除所述第一类型浅沟槽内的所述第二衬层，以在所述第二类型浅沟槽内的形成所述第二衬层。

在本发明一实施例中，所述隔离介质的形成包括以下步骤：

将形成所述第二衬层的所述衬底放入反应室中；以及

向所述反应室内通入臭氧和四乙氧基硅烷的混合气体，以形成所述隔离介质。

在本发明一实施例中，所述臭氧的流量为16000~27000sccm。