[发明专利]一种基于同频异相时钟的非驻留数据跨时钟域方法在审

专利信息
申请号: 202210087578.X 申请日: 2022-01-25
公开(公告)号: CN115589372A 公开(公告)日: 2023-01-10
发明(设计)人: 王成群;商艳娟;徐伟强 申请(专利权)人: 浙江理工大学
主分类号: H04L43/08 分类号: H04L43/08;H04L43/0829;H04L69/16;H04L69/164;H04L12/40;H04L7/00
代理公司: 杭州求是专利事务所有限公司 33200 代理人: 林超
地址: 310018 浙江省杭*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 频异相 时钟 驻留 数据 方法
【权利要求书】:

1.一种基于同频异相时钟的非驻留数据跨时钟域方法,其特征在于方法包括以下步骤:

步骤一,设计基于UDP协议的主站和基于EtherCAT协议的从站数据传输系统;

步骤二,调用IP核FIFO方法和异步双口RAM方法处理主站涉及到的驻留数据跨时钟域部分;

步骤三,使用二分频使能锁存方式处理从站非驻留数据的跨时钟域传输。

2.根据权利要求1所述的一种基于同频异相时钟的非驻留数据跨时钟域方法,其特征在于:所述的主从站数据传输系统中,在主站到从站之间以及从站到从站之间的传输采用EtherCAT协议。

3.根据权利要求1所述的一种基于同频异相时钟的非驻留数据跨时钟域方法,其特征在于:所述主站中包括以太网接收报文缓冲模块rcv_buffer、ARP报文接收模块arp_rcv、IP报文接收模块ip_rcv、缓冲连接模块nwk_tx_abt、UDP报文接收模块udp_rcv、UDP报文发送模块udp_send、ARP报文发送模块arp_send、IP报文发送模块ip_send、ARP缓存模块Mac_cache、icmp应答报文模块icmp_reply和以太网发送报文模块mac_tx_abt;

以太网接收报文缓冲模块rcv_buffer的输出端分别和ARP报文接收模块arp_rcv、IP报文接收模块ip_rcv的输入端连接,IP报文接收模块ip_rcv的输出端分别和UDP报文接收模块udp_rcv、icmp应答报文模块icmp_reply的输入端连接,icmp应答报文模块icmp_reply的输出端和UDP报文发送模块udp_send的输出端分别与缓冲连接模块nwk_tx_abt的两个输入端连接;

ARP报文接收模块arp_rcv的输出端分别和ARP缓存模块Mac_cache的输入端、ARP报文发送模块arp_send的一个输入端连接,同时,ARP缓存模块Mac_cache的一个输出端和ARP报文发送模块arp_send的另一个输入端连接,ARP缓存模块Mac_cache和缓冲连接模块nwk_tx_abt的输出端分别与IP报文发送模块ip_send的两个输入端连接,IP报文发送模块ip_send和ARP报文发送模块arp_send的输出端分别和以太网发送报文模块mac_tx_abt的两个输入端连接。

4.根据权利要求1所述的一种基于同频异相时钟的非驻留数据跨时钟域方法,其特征在于:所述步骤二中,对于计算机发送给主站的数据,在主站的以太网接收报文缓冲模块rcv_buffer中调用一个IP核,将数据缓存进异步FIFO存储模块中,将数据全部转换到主站网口0的发送时钟域下并传输给以太网接收报文缓冲模块rcv_buffer后面的各级模块中,直到数据传输到UDP报文接收模块udp_rcv中;

同时在UDP报文接收模块udp_rcv中编写异步双口RAM存储模块,将UDP报文的数据部分内容缓存进异步双口RAM存储模块中,完成主站网口0发送时钟域下的数据到主站网口1发送时钟域下的数据的跨时钟域处理。之后主站网口1发送时钟域下的数据用EtherCAT协议封装,最终从UDP报文接收模块udp_rcv发送给从站。

5.根据权利要求1所述的一种基于同频异相时钟的非驻留数据跨时钟域方法,其特征在于:所述的步骤三中,在从站之间的传输构建二分频使能锁存跨时钟域方法电路,包括接收域rx domain、发送域tx domain、存储单元RAM、三个多路选择器、三个D触发器、由两个D触发器组成的移位寄存器和三个与门;接收域rx domain和发送域tx domain分别和存储单元RAM连接,接收域rx domain分别和两个多路选择器、三个D触发器、两个与门连接,上面的D触发器分别和存储单元RAM、移位寄存器、第三与门连接,移位寄存器分别和发送域txdomain、存储单元RAM、第三与门连接,和接收域rx domain连接的两个多路选择器分别和两个D触发器连接,两个D触发器分别与和接收域rx domain连接的两个与门连接,和接收域rxdomain连接的两个与门均和存储单元RAM连接,剩余的多路选择器分别和存储单元RAM、存储单元RAM的数据读取端rdata、第三与门连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江理工大学,未经浙江理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202210087578.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top