[发明专利]全模制桥接中介层及其制造方法

权利要求书

1.一种半导体装置，其包括：

模制桥接中介层，进一步包括：

桥接晶粒，其包括中心距小于或等于60μm的超高密度铜螺柱，

铜立柱，其布置在所述桥接晶粒的外围并且高度大于或等于桥接晶粒和铜螺柱的高度，

密封剂，其布置在所述桥接晶粒的五个侧面上、铜螺柱的侧面上以及铜立柱的侧面上，使得铜螺柱的端部以及铜立柱的相反的第一端和第二端从所述密封剂暴露，

背面层积互连结构，其形成在所述桥接晶粒的背面上方并且接合到铜立柱的第一端，

正面层积互连结构，其在所述桥接晶粒的铜螺柱上方并且接合到与铜立柱的第一端相反的铜立柱的第二端，所述正面层积互连结构包括在桥接晶粒的覆盖区内的中心距小于60μm的超高密度焊盘和在桥接晶粒的覆盖区外的中心距大于或等于60μm的高密度焊盘，

其中，对于很多装置，所述正面层积互连结构的第一通孔层包括与铜螺柱的中心对准的通孔，r²值大于0.5倍的偏移量和第二偏移量之间的差值，所述偏移量是桥接晶粒的第一侧和邻近桥接晶粒的第一侧的铜立柱之间的偏移量，所述第二偏移量是与桥接晶粒的第一侧相反的桥接晶粒的第二侧和邻近桥接晶粒的第二侧的铜立柱之间的偏移量；

第一组件，其包括片上系统集成电路、存储器控制器或高带宽存储器控制器、电压调节器、序列化器/反序列化器或有源半导体晶粒，所述第一组件包括与桥接晶粒的覆盖区内的超高密度焊盘的第一部分接合的超高密度互连和与桥接晶粒的覆盖区外的高密度焊盘的第一部分接合的高密度互连；以及

第二组件，其包括片上系统集成电路、存储器、存储器控制器或高带宽存储器控制器、电压调节器、序列化器/反序列化器或有源半导体晶粒，所述第二组件包括与桥接晶粒的覆盖区内的超高密度焊盘的第二部分接合的超高密度互连和与桥接晶粒的覆盖区外的高密度焊盘的第二部分接合的高密度互连。

2.根据权利要求1所述的半导体装置，其进一步包括：布置在模制桥接中介层内的第二桥接晶粒。

3.根据权利要求1所述的半导体装置，其中，所述桥接晶粒进一步包括形成有小于或等于60μm中心距的高密度铜螺柱。

4.根据权利要求1所述的半导体装置，其进一步包括以250μm或更小的中心距布置在桥接晶粒的外围的铜立柱。

5.根据权利要求1所述的半导体装置，其中，所述模制桥接中介层布置在封装基底、印刷电路板、多层陶瓷电容器或无源装置上方并与所述封装基底、印刷电路板、多层陶瓷电容器或无源装置接合。

6.一种半导体装置，其包括：

桥接晶粒，其包括铜螺柱；

铜立柱，其布置在所述桥接晶粒的外围；

密封剂，其布置在所述桥接晶粒的五个侧面上、铜螺柱的侧面上以及铜立柱的侧面上，使得铜螺柱的端部以及铜立柱的相反的第一端和第二端从密封剂暴露；以及

正面层积互连结构，其在所述桥接晶粒的铜螺柱上方并且接合到与铜立柱的第一端相反的铜立柱的第二端，所述正面层积互连结构包括在桥接晶粒的覆盖区内具有第一中心距的第一焊盘和在桥接晶粒的覆盖区外具有第二中心距的第二焊盘。

7.根据权利要求6所述的半导体装置，其进一步包括：

第一组件，其包括片上系统集成电路、存储器控制器或高带宽存储器控制器、电压调节器、序列化器/反序列化器或有源半导体晶粒，所述第一组件包括与高密度焊盘的第一部分接合的高密度互连和与低密度焊盘的第一部分接合的低密度互连；以及

第二组件，其包括片上系统集成电路、存储器控制器或高带宽存储器控制器、电压调节器、序列化器/反序列化器或有源半导体晶粒，所述第二组件包括与高密度焊盘的第二部分接合的高密度互连和与低密度焊盘的第二部分接合的低密度互连。

8.根据权利要求6所述的半导体装置，其进一步包括形成在桥接晶粒的背面上方并且接合到铜立柱的第一端的背面层积互连结构。