[发明专利]放大电路、控制方法和存储器

说明书

本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；第一电源提供电路，与第一节点耦合，包括第一电源和第二电源，第一电源的电源电压高于第二电源的电源电压；第一电源提供电路被配置为，在偏移消除阶段，将第一电源与第一节点耦合，在感测放大阶段，将第二电源与第一节点耦合，以缩短偏移消除阶段的处理时间，从而优化存储器的性能。

技术领域

本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器。

背景技术

动态随机存取存储存储器(Dynamic Random Access Memory，DRAM)通过单元电容中的电荷来存储数据；单元电容耦合位线和互补位线，在DRAM中，当执行读写操作或刷新操作时，放大电路需要读出并放大位线和互补位线之间的电压差。

构成放大电路的晶体管可能由于工艺变化、温度等因素而具有不同的器件特征，例如，相适配的晶体管具有不同的阈值电压，这种不同的器件特征会导致放大电路中产生偏移噪声；由于放大电路中存在偏移噪声，会降低放大电路的有效读出裕度，从而降低DRAM的性能。

发明内容

通过在感测放大阶段前新增偏移消除阶段，以消除放大电路中的偏移噪声，但偏移消除阶段需要额外占用数据处理时间，会影响存储器的数据处理时序，如何保证偏移消除的准确性，并减少偏移消除阶段的处理时间，对存储器的性能提升具有重大意义。

本公开实施例提供一种放大电路、控制方法和存储器，在保证偏移消除准确性的同时，缩短偏移消除阶段的处理时间，从而优化存储器的性能。

本公开实施例提供了一种放大电路，与位线和互补位线耦合，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点，在感测放大阶段和偏移消除阶段，第一节点用于接收高电平，第二节点用于接收低电平；隔离电路，与读出节点、互补读出节点、位线和互补位线耦合；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路，与读出节点、互补读出节点、位线和互补位线耦合；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；第一电源提供电路，与第一节点耦合，包括第一电源和第二电源，第一电源的电源电压高于第二电源的电源电压；第一电源提供电路被配置为，在偏移消除阶段，将第一电源与第一节点耦合，在感测放大阶段，将第二电源与第一节点耦合。

在偏移消除阶段，将第一电源耦合至第一节点，通过第一电源向第一节点提供高电平，感测放大电路基于第一节点提供高电平放大位线和互补位线之间的电压差；在感测放大阶段，将第二电源耦合至第一节点，通过第二电源向第一节点提供高电平，感测放大电路基于第一节点提供高电平放大位线和互补位线之间的电压差；由于第一电源的电源电压大于第二电源的电源电压，相比于在偏移消除阶段和感测放大阶段采用相同电源的方式，本实施例通过在偏移消除阶段提供电源电压更大的第一电源，以提高在偏移消除阶段第一节点与第二节点之间的电压差，以提高感测放大电路在位线和互补位线之间产生补偿电压的速率，消除放大电路内的晶体管对中的晶体管制造差异造成的偏差，从而减少偏移消除完成所需的时间，进而在进行存储器设计时，可以缩短偏移消除阶段的时间，以优化存储器的性能。

另外，第一电源提供电路，包括：第一电源控制电路，与电源节点和第一节点耦合；第一电源控制电路被配置为，在偏移消除阶段和感测放大阶段，将电源节点与第一节点耦合；第一选择电路，与电源节点耦合，包括第一电源和第二电源；第一选择电路被配置为，在偏移消除阶段向电源节点提供第一电源，并在感测放大阶段向电源节点提供第二电源。