[发明专利]像素电路及其驱动方法、显示装置

权利要求书

1.一种像素电路，其特征在于，包括：

第一发光单元；

第一像素驱动电路，所述第一像素驱动电路与所述第一发光单元电连接；

第二发光单元；

第二像素驱动电路，所述第二像素驱动电路与所述第二发光单元电连接；

选通模块，所述选通模块与所述第一像素驱动电路、所述第二像素驱动电路电连接；

在配置模式，所述选通模块用于选择开启所述第一发光单元或所述第二发光单元；

在显示模式，所述选通模块用于给选择开启的所述第一发光单元或所述第二发光单元提供显示数据信号；

所述选通模块包括开关单元、存储单元和选择单元；

所述开关单元的控制端与第一控制端电连接，所述开关单元的第一端与第一数据端电连接，所述开关单元的第二端与所述存储单元及所述选择单元电连接；

所述存储单元与选择单元电连接；

在所述配置模式，所述开关单元导通，所述第一数据端的信号传输至第一节点，所述存储单元接收所述第一节点的信号、第一信号端的信号、第二信号端的信号而控制第二节点的信号，所述选择单元接收所述第一节点的信号、所述第二节点的信号、所述第一数据端的信号、第二数据端的信号选择开启所述第一发光单元或所述第二发光单元；

在所述显示模式，所述开关单元截止，所述第一节点的信号和所述第二节点的信号不变。

2.根据权利要求1所述的像素电路，其特征在于，

所述开关单元包括第一晶体管，所述第一晶体管的栅极与所述第一控制端电连接，所述第一晶体管的第一极与所述第一数据端电连接，所述第一晶体管的第二极与所述第一节点电连接。

3.根据权利要求2所述的像素电路，其特征在于，

所述第一晶体管为N型晶体管或P型晶体管。

4.根据权利要求1所述的像素电路，其特征在于，

所述存储单元包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；

其中，所述第二晶体管的栅极与所述第一节点电连接，所述第二晶体管的第一极与所述第一信号端电连接，所述第二晶体管的第二极与所述第二节点电连接；

所述第三晶体管的栅极与所述第一节点电连接，所述第三晶体管的第一极与所述第二信号端电连接，所述第三晶体管的第二极与所述第二节点电连接；

所述第四晶体管的栅极与所述第二节点电连接，所述第四晶体管的第一极与所述第一信号端电连接，所述第四晶体管的第二极与所述第一节点电连接；

所述第五晶体管的栅极与所述第二节点电连接，所述第五晶体管的第一极与所述第二信号端电连接，所述第五晶体管的第二极与所述第一节点电连接。

5.根据权利要求4所述的像素电路，其特征在于，

所述第一信号端的信号的电压值小于第二信号端的信号的电压值；

所述第二晶体管和所述第四晶体管均为N型晶体管，所述第三晶体管和所述第五晶体管均为P型晶体管。

6.根据权利要求1所述的像素电路，其特征在于，

所述选择单元包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；

其中，所述第六晶体管的栅极与所述第一节点电连接，所述第六晶体管的第一极与所述第一数据端电连接，所述第六晶体管的第二极与所述第一像素驱动电路电连接；

所述第七晶体管的栅极与所述第二节点电连接，所述第七晶体管的第一极与所述第二数据端电连接，所述第七晶体管的第二极与所述第一像素驱动电路电连接；

所述第八晶体管的栅极与所述第二节点电连接，所述第八晶体管的第一极与所述第二数据端电连接，所述第八晶体管的第二极与所述第二像素驱动电路电连接；

所述第九晶体管的栅极与所述第一节点电连接，所述第九晶体管的第一极与所述第一数据端电连接，所述第九晶体管的第二极与所述第二像素驱动电路电连接。

7.根据权利要求6所述的像素电路，其特征在于，

所述第六晶体管和所述第七晶体管均为N型晶体管，所述第八晶体管和所述第九晶体管均为P型晶体管；

或，所述第六晶体管和所述第七晶体管均为P型晶体管，所述第八晶体管和所述第九晶体管均为N型晶体管。