[发明专利]基于数据比较进行时钟门控的触发单元

说明书

本申请公开了基于数据比较进行时钟门控的触发单元。该触发单元包括：边沿触发器和时钟门控电路，时钟门控电路根据输入数据和输出数据的数据比较结果启用或屏蔽第一时钟信号以产生第二时钟信号，第二时钟信号提供边沿触发器的触发边沿，时钟门控电路在输入数据翻转的时钟周期中，将第一时钟信号复制为第二时钟信号，在输入数据维持不变的时钟周期中，将第二时钟信号维持为预定电平。该触发单元仅在输入数据翻转的时钟周期中启用边沿触发器的时钟翻转，因而可以提高电路性能和降低功耗。

技术领域

本发明涉及集成电路技术，更具体地，涉及基于数据比较进行时钟门控的触发单元。

背景技术

电子设计自动化软件(EDA)是集成电路的功能设计、综合、验证、物理设计等流程的重要工具。在数字电路设计EDA中，标准单元库是集成电路芯片后端设计过程中的基础部分。采用预先设计好的优化的库单元进行自动逻辑综合和版图布局布线，可以提高设计效率。经过优化的库单元可以提高电路性能和降低功耗。

在集成电路的数字部分中，采用门电路将多个信号经过组合逻辑产生逻辑运算结果，采用边沿触发器存储逻辑运算结果。按照逻辑运算的不同，门电路可以分为与门、或门、非门、与非门、或门、与或门、异或门等。门电路的逻辑运算结果例如是脉冲信号，基于脉冲信号产生与逻辑状态相对应的稳态电平信号。

边沿触发器是具有记忆功能的信息存储器件，用于存储记忆逻辑运算结果。例如，边沿触发器是构成多种时序数字电路模块中的最基本逻辑单元，在数字电路模块中是一种重要的单元电路。参见图1和图2，根据边沿触发器的类型，边沿触发器110在时钟信号的上升沿或下降沿触发，允许输入数据从输入端传输到输出端以获得输出数据。边沿触发器110例如是D型触发器。例如，D型触发器在时钟信号的触发边沿传输数据，在下一次触发边沿前维持数据不变。

边沿触发器的功耗包括静态功耗和动态功耗，其中，静态功耗主要由泄漏电流引起，动态功耗主要由信号翻转功耗引起。边沿触发器的数据信号翻转导致后级组合逻辑产生附加的数据功耗，时钟信号的翻转也会产生边沿触发器自身的时钟功耗。

因此，期望对数字电路EDA标准单元库中的边沿触发器进行优化设计，进一步降低边沿触发器的动态功耗。

发明内容

鉴于上述问题，本发明的目的在于提供基于数据比较进行时钟门控的触发单元，仅在输入数据翻转的时钟周期中启用边沿触发器的时钟翻转，以提高电路性能和降低功耗。

根据本发明，提供一种触发单元，包括：边沿触发器，包括数据输入端、时钟输入端和第一数据输出端；以及时钟门控电路，包括第一输入端、第二输入端、时钟输入端和输出端，其中，所述时钟门控电路的第一输入端接收所述边沿触发器的输入数据，第二输入端接收所述边沿触发器的输出数据，时钟输入端接收第一时钟信号，输出端与所述边沿触发器的时钟输入端耦接以提供第二时钟信号，所述时钟门控电路根据所述输入数据和所述输出数据的数据比较结果启用或屏蔽所述第一时钟信号以产生所述第二时钟信号，所述第二时钟信号提供所述边沿触发器的触发边沿，所述时钟门控电路在所述输入数据翻转的时钟周期中，将所述第一时钟信号复制为所述第二时钟信号，在所述输入数据维持不变的时钟周期中，将所述第二时钟信号维持为预定电平。

优选地，所述第一时钟信号的时钟周期包括连续的第一电平阶段和第二电平阶段，所述输入数据在所述第一时钟信号的第一电平阶段翻转。

优选地，所述预定电平为所述第一电平阶段的电平，所述第二时钟信号在输入数据翻转的时钟周期的下一个时钟周期提供触发边沿。

优选地，所述第一电平阶段的开始边沿为上升沿。