[发明专利]伪随机分频信号产生电路及方法

说明书

本发明提供了一种伪随机分频信号产生电路及方法，所述伪随机分频信号产生电路包括伪随机序列发生模块、分频模块及输出模块。本发明将伪随机序列发生模块、分频模块及输出模块结合起来，实现了对固定时钟脉冲的随机化分频，在降低时钟频率的同时，使得噪声功率谱密度均匀的分布在整个频域内，从而使得所有频率范围内具有相同能量密度的噪声，达到抗噪声干扰的目的，其产生的伪随机时钟脉冲信号可很好的用于要求失调较低的电路或者运算放大器，在自稳零运放中使用这种时钟进行失调电压校准时，在降低失调电压的同时，可以使时钟对运放输入端的影响呈现类似噪声的频谱特点，可有效避免使用周期性时钟造成的固定频点杂散，提高了抗干扰能力。

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种伪随机分频信号产生电路及方法。

背景技术

输入失调电压是所有运算放大器的关键参数，它是运算放大器的同相输入端和反相输入端之间固有的差分电压，衡量输入对匹配程度。对于理想运算放大器，在闭环系统中，同相输入端电压和反相输入端电压相等。在现实世界中，由于输入失调电压的影响，同相输入端电压不会等于反相输入端电压。输入失调电压乘以增益并加到输出电压中，实质上向输出增加误差因子，这个参数在测量小差分电压时变得至关重要。同时，在精密测量仪器中，由于失调电压、失调电流、温度漂移以及低频1/f噪声等带来的测量误差都可以等效成运算放大器的输入失调电压来处理，所以精密测量仪器中，必须消除由失调电压带来的误差。

而目前多采用自稳零技术来消除由失调电压给运算放大器带来的误差。自稳零是一种动态抵消放大器的失调电压和失调电压漂移的技术，该技术能将失调电压及失调电压漂移对运放的影响降到最低，同时，自稳零还可以降低低频噪声，特别是1/f噪声，其基本思想是：将放大器两个输入端短路或加入共模输入信号，测得该状态下的输出电压，并用电容器保存起来，再用这个电压与放大器正常工作时的输出电压相减，则可有效减小失调电压及其温度变化对放大器输出的影响，同时也可以有效地抑制共模信号。

但是，目前的自稳零失调电压校准多使用周期性时钟信号，而周期性时钟信号会造成固定的频点杂散，存在较大干扰。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种伪随机时钟信号产生技术方案，提供给运算放大器的自稳零失调电压校准，在降低运算放大器失调电压的同时，使时钟对运放输入端的影响呈现类似噪声的频谱特点，避免使用周期性时钟造成的固定频点杂散。

为实现上述目的及其它相关目的，本发明提供的技术方案如下。

一种伪随机分频信号产生电路，包括：

伪随机序列发生模块，接收移位时钟信号，产生伪随机序列；

分频模块，接收基础时钟信号和所述伪随机序列，对所述基础时钟信号进行伪随机化分频，得到时钟分频信号；

输出模块，接收所述时钟分频信号，产生并输出伪随机时钟信号和所述移位时钟信号。

可选地，所述伪随机序列发生模块包括反馈移位寄存器和异或门，所述反馈移位寄存器包括N级依次级联的第一边沿触发器，前一级所述第一边沿触发器的正向输出端接后一级所述第一边沿触发器的输入端，第一级所述第一边沿触发器的正向输出端接所述异或门的第一输入端，最后一级所述第一边沿触发器的正向输出端接所述异或门的第二输入端，所述异或门的输出端接第一级所述第一边沿触发器的输入端，每级所述第一边沿触发器的时钟控制端接所述移位时钟信号，每一级所述第一边沿触发器的正向输出端输出一个伪随机码，N个所述伪随机码构成所述伪随机序列，其中，N为大于等于2的正整数。