[发明专利]存算一体运算方法、忆阻器神经网络芯片及存储介质

说明书

本申请实施例公开了一种存算一体运算方法、忆阻器神经网络芯片及存储介质，其中，忆阻器神经网络芯片包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；所述至少一个模拟存算宏单元，用于在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。

技术领域

本申请实施例涉及存算一体芯片技术领域，尤其涉及一种存算一体运算方法、忆阻器神经网络芯片及存储介质。

背景技术

近年来，通过使用深度学习，人工智能领域取得了长足的发展。人工智能芯片架构层面中存在难以避免的存储单元与计算单元的数据交换。

目前，通常通过忆阻器存算一体架构通过消除传统冯诺依曼架构中计算单元和存储单元之间的数据移动。然而，忆阻器存算一体芯片数据移动过程中存在较大的模数转换开销而且大大限制了芯片的能效。

发明内容

本申请实施例提供一种存算一体运算方法、忆阻器神经网络芯片及存储介质。

本申请实施例的技术方案是这样实现的：

本申请实施例提供了一种忆阻器神经网络芯片，包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；

所述至少一个模拟存算宏单元，用于在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；

所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。

本申请实施例提供了一种存算一体运算方法，应用于上述忆阻器神经网络芯片，所述方法包括：

利用至少一个模拟存算宏单元，将输入的模拟电压施加到单元内的忆阻器阵列上，并将产生的模拟电流转换成预设范围内的模拟电压后输出；

利用至少一个混合存算宏单元，将所述至少一个模拟存算宏单元输出的模拟电压施加到单元内的忆阻器阵列上，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。

本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被执行时实现上述存算一体运算方法。

本申请实施例提供了一种存算一体运算方法、忆阻器神经网络芯片及存储介质，其中，忆阻器神经网络芯片包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；所述至少一个模拟存算宏单元，在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。本申请实施例提供的忆阻器神经网络芯片，基于模拟电路传输数据，减少了芯片中的外围电路，降低了芯片的能耗，提高了芯片的能效。

附图说明

图1为本申请实施例提供的一种忆阻器神经网络芯片的结构示意图；

图2为本申请实施例提供的一种模拟存算宏单元和混合存算宏单元的结构示意图；

图3为本申请实施例提供的一种模拟直传模块的结构示意图；

图4为本申请实施例提供的一种卷积层网络结构示意图；

图5为本申请实施例提供的一种全连接层网络结构示意图；