[发明专利]折叠级联运算放大器、放大器电路及其操作方法

说明书

第一实施例涉及一种放大器电路，该放大器电路包括具有在亚阈值中偏置的驱动PMOS的正偏置电路、具有在亚阈值中偏置的驱动NMOS的负偏置电路以及耦合到偏置电路的放大电路。放大电路包括具有第一升压级的第一级、具有第二升压级的第二级以及耦合在第一级和第二级之间的电阻元件。第二实施例涉及一种折叠级联运算放大器，其中选择电阻元件的值以将驱动MOS中的至少一个置于亚阈值。第三实施例涉及一种集成电路，具有与第一升压区和第二升压区相邻的电阻区，该电阻区包括直接连接到驱动PMOS和驱动NMOS的电阻元件。本申请的实施例还涉及一种折叠级联运算放大器和操作放大器电路的方法。

技术领域

本公开涉及一种折叠级联运算放大器、放大器电路和实现该放大器电路的集成电路及其操作方法。

背景技术

运算放大器是具有差分输入和一个或多个输出的高增益电子电压放大电路。运算放大器产生的输出电位通常比其输入端子之间的电位差大数千倍。运算放大器可以用于不同的放大模式，包括但不限于线性放大、非线性放大和/或频率相关放大。此外，运算放大器在模拟和数字电路中都用作多种应用的构建块。而且，由于运算放大器可以通过外部组件调整以进行特定操作，因此运算放大器非常适合定制操作。例如，运算放大器的增益、输入、输出、阻抗和带宽可以通过外部组件进行定制。

运算放大器可以在具有有源和/或无源电子设备的特定配置的集成电路中实现。例如，可以使用配置用于高增益转换的晶体管网络在集成电路内制造运算放大器。这种运算放大器可以用于弱信号的片上放大、降噪和其他信号处理操作。例如，集成电路中的运算放大器可以用于过滤和放大在集成电路内的处理和/或逻辑电路中输入的信号。集成电路中的运算放大器可以使用BJT和/或CMOS技术，并且可以采用级联配置来调整增益、工作频率和信号相位。

所公开的用于运算放大器和集成电路的系统、装置和方法旨在解决现有技术中的一个或多个问题或挑战。

发明内容

根据本申请实施例的一个方面，提供了一种放大器电路，包括：正偏置电路，耦合到电源节点并包括驱动PMOS，驱动PMOS用于在亚阈值区域中偏置；负偏置电路，耦接到接地节点并包括驱动NMOS，驱动NMOS用于在亚阈值区域中偏置；以及放大电路(280)耦合到正偏置电路和负偏置电路。放大电路包括：第一级，包括PMOS晶体管和第一升压级，PMOS晶体管之一与驱动PMOS耦合；第二级，包括NMOS晶体管和第二升压级，NMOS晶体管之一与驱动NMOS耦合；电阻元件，耦合在第一级和第二级之间；和输出节点，连接到第一级和第二级。

根据本申请实施例的另一个方面，提供了一种折叠级联运算放大器，包括：正偏置电路，耦合到电源节点并包括驱动PMOS；负偏置电路，耦合到接地节点并包括驱动NMOS；差分输入电路，耦合到正偏置电路和负偏置电路；以及放大电路，耦合到正偏置电路和负偏置电路。放大电路包括：第一级，与驱动PMOS耦合；第二级，与驱动NMOS耦合；和电阻元件，耦合在第一级和第二级之间，电阻元件直接连接到驱动PMOS和驱动NMOS的栅极，其中，选择电阻元件的值以将驱动PMOS或驱动NMOS中的至少一个置于亚阈值区域中。

根据本申请实施例的又一个方面，提供了一种操作放大器电路的方法，包括：将放大器电路的第一晶体管配置为在饱和区域中操作，第一晶体管直接连接到与电源节点连接的驱动PMOS晶体管；将放大器电路的第二晶体管配置为在饱和区域中操作，第二晶体管直接连接到与接地节点耦合的驱动NMOS晶体管，PMOS晶体管通过电阻元件连接到第二晶体管；通过与驱动PMOS晶体管的压降、电阻元件(270)的压降和驱动NMOS的压降之和成比例的电源电压为放大器电路供电，电源电压至少为第一晶体管的阈值电压和第一晶体管的过驱动电压之和的两倍；在放大器电路的差分输入电路处输入输入信号，差分输入电路包括NMOS晶体管和PMOS晶体管；以及从放大器的输出节点按比例接收输出信号，输出信号为输入信号乘以放大器电路的增益。

附图说明