[发明专利]半导体装置的制造方法

说明书

在实施例中，半导体装置的制造方法包括在第一金属间介电层中形成第一导电特征；在第一导电特征上沉积阻挡层且阻挡层物理接触第一导电特征；在第一金属间介电层上沉积第一介电层且第一介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显露第一导电特征；以及在开口中形成第二导电特征。

技术领域

本公开实施例涉及一种半导体装置的制造方法，特别涉及一种在金属 间介电层中形成导电特征的半导体装置的制造方法。

背景技术

半导体集成电路(integrated circuit；IC)产业经历了指数型的成长。集 成电路材料和设计方面的技术进步已产生了几代的集成电路，其中每一代 都比上一代具有更小、更复杂的电路。在集成电路的发展过程中，功能密 度(例如每个芯片面积中的互连装置数量)通常增加，而几何尺寸(例如 可用制造工艺所生产的最小元件(或线路))则缩小。这种尺寸缩小的工艺 通常通过提高生产效率和降低相关成本来提供效益。

随着装置尺寸的缩小，制造商已经开始使用新的且不同的材料及/或材 料的组合，以利于装置尺寸的缩小。通过单一和结合新的且不同的材料来 缩小尺寸，也导致了前几代在较大的几何尺寸上可能未出现的挑战。

发明内容

本公开实施例提供一种半导体装置的制造方法，包括：在第一金属间 介电层中形成第一导电特征；在第一导电特征上沉积阻挡层，且阻挡层与 第一导电特征物理接触；在第一金属间介电层上沉积第一介电层，且第一 介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层， 且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一 导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显 露第一导电特征；以及在开口中形成第二导电特征。

本公开实施例提供一种半导体装置的制造方法，包括：在第一介电层 中形成第一导电特征和第二导电特征；在第一导电特征和第二导电特征上 方形成阻挡层；在第一介电层上方形成多层介电层且与阻挡层横向错开， 多层介电层包括设置在第一介电层上方的低介电常数介电层和设置在低介 电常数介电层上方的高介电常数介电层；流入反应气体以移除阻挡层；在 高介电常数介电层上方沉积蚀刻停止层；在蚀刻停止层上方沉积第二介电 层；在第二介电层和蚀刻停止层中形成沟槽，形成沟槽包括显露第一导电 特征和高介电常数介电层；在沟槽中形成第三导电特征。

本公开实施例提供一种半导体装置，包括：嵌入在第一绝缘层中的第 一导电特征和第二导电特征，第一导电特征与第二导电特征相隔第一距离。 半导体装置亦包括低介电常数介电层，设置于第一绝缘层上方。半导体装 置包括高介电常数介电层，设置在低介电常数介电层上方。半导体装置亦 包括第二绝缘层，设置在高介电常数介电层上方。半导体装置还包括嵌入 在第二绝缘层中且与第一导电特征物理接触的第三导电特征。高介电常数 介电层直接介于第三导电特征的第一部分和第二部分之间，第三导电特征 的第一部分与第二导电特征相隔第二距离，第二距离小于第一距离。

附图说明

根据以下的详细说明并配合说明书附图以更好地了解本公开实施例的 概念。应注意的是，根据本产业的标准惯例，附图中的各种部件未必按照 比例绘制。事实上，可能任意地放大或缩小各种部件的尺寸，以做清楚的 说明。在通篇说明书及附图中以相似的标号标示相似的特征。

图1、图2、图3、图4、图5、图6、图7、图8、图9、图10A、图 10B、图10C、图11A、图11B、图11C、图12A、图12B和图12C示出根 据一些实施例的制造集成电路的内连线结构的中间阶段的剖视图。

图13、图14、图15、图16和图17示出根据一些实施例的在制造集成 电路的内连线结构的中间阶段的剖视图。

附图标记说明：