[发明专利]集成电路的布局方法和装置

说明书

本申请公开了一种集成电路的布局方法和装置。该方法包括：获取集成电路的第一全局布局信息，其中，第一全局布局信息包括多个第一模块和多个第二模块，第一模块中包含宏单元，第二模块中不包含宏单元；对第一全局布局信息中第一模块中的宏单元进行更新，得到第二全局布局信息；通过遗传算法对每个更新后的第一模块中的宏单元重新布局，得到多个布局样式，并从多个布局样式中选取目标布局样式；根据第二全局布局信息布局第二模块，并根据目标布局样式布局第一模块中的宏单元，得到目标全局布局信息，通过本申请，解决了相关技术中在布线时，全局布局信息中宏单元的布局存在交叠的情况，导致布线资源紧张的问题。

技术领域

本申请涉及集成电路领域，具体而言，涉及一种集成电路的布局方法和装置。

背景技术

在集成电路后端实现的过程中，集成电路的布局是非常关键的一步，布局的质量对后续的时序优化，功耗优化，以及布局布线的实现等都有非常大的影响。而随着集成电路工艺的进步，系统级芯片的设计复杂度急剧增高。

由于系统级芯片中集成了多个IP和子模块，并且每个子模块又包含了很多的宏单元，而在对系统级芯片的集成电路的布局中，布局布线工具处理宏单元的方法是首先通过对集成电路进行粗粒度的分析，同时摆放宏单元和微逻辑单元；然后再对宏单元的摆放位置进行分析，处理不同宏单元间的重叠和方向错误的问题；最后将所有宏单元设置在固定的位置，布局布线工具只处理微逻辑单元的摆放。

布局布线工具给出宏单元的布局之后，是不能直接处理微逻辑单元的摆放问题的，布局布线工具给出布局的一个参考因素是线长，通过降低总线长来对布局进行优化，根据这个布局不会引起太多绕线问题，但是因为布局布线工具设计的局限性，对宏单元布局后得到的全局布局信息还存在着布线资源紧张等问题，需要工程师对于这个布局进行分析，迭代和优化。

目前对全局布局信息优化的基本思路就是将宏单元摆在边界上。但是现在的芯片设计中，由于宏单元数量的剧增，摆在边界上已经不能得到一个比较好的优化结果，一方面是由于每个宏单元本身就是一个IP，所以宏单元上的布线资源是很有限的，再加上宏单元的高层金属还要打电源网格，就导致布线资源更加紧张。另一方面是由于宏单元数量的增加，摆在边界后，宏单元叠加的层数越来越多，而由于它本身的布线资源有限，就导致宏单元上出现布线资源不足的问题。

针对相关技术中在布线时，全局布局信息中宏单元的布局存在交叠的情况，导致布线资源紧张的问题，目前尚未提出有效的解决方案。

发明内容

本申请提供一种集成电路的布局方法和装置，以解决相关技术中在布线时，全局布局信息中宏单元的布局存在交叠的情况，导致布线资源紧张的问题。

根据本申请的一个方面，提供了一种集成电路的布局方法。该方法包括：获取集成电路的第一全局布局信息，其中，第一全局布局信息包括多个第一模块和多个第二模块，第一模块中包含宏单元，第二模块中不包含宏单元；对第一全局布局信息中第一模块中的宏单元进行更新，得到第二全局布局信息；通过遗传算法对每个更新后的第一模块中的宏单元重新布局，得到多个布局样式，并从多个布局样式中选取目标布局样式；根据第二全局布局信息布局第二模块，并根据目标布局样式布局第一模块中的宏单元，得到目标全局布局信息。

可选地，对第一全局布局信息中第一模块中的宏单元进行更新，得到第二全局布局信息包括：获取第一模块，并获取每个第一模块中的宏单元的坐标，得到多个坐标集合；确定每个坐标集合对应的区域，得到多个区域；对多个区域中重叠部分满足预设重叠条件的不同区域进行合并，得到至少一个合并后的区域，并将合并后的区域确定为更新后的第一模块；根据更新后的第一模块和第二模块确定第二全局布局信息。