[发明专利]一种数据发送和接收方法、装置、设备及存储介质

说明书

本申请实施例公开了一种数据发送和接收方法、装置、设备及存储介质，第一处理模块通过第一总线访问FIFO(发送FIFO或接收FIFO)，第二处理模块通过缓冲器通用接口与缓冲器(发送缓冲器或接收缓冲器)相连，再通过第二总线访问FIFO。执行数据发送和接收时，基于控制寄存器中FIFO(发送FIFO或接收FIFO)的控制参数确定FIFO的读数据量或写数据量；基于读数据量或写数据量，第一处理模块通过第一总线读或写FIFO，第二处理模块通过缓冲器和第二总线读或写FIFO，使第一处理模块和第二处理模块之间进行缓冲数据交换，从而实现了一种接口友好的跨模块之间的数据交换，减少了总线负担。

技术领域

本申请涉及计算机技术，尤其涉及一种数据发送和接收方法、装置、设备及存储介质。

背景技术

在芯片设计中，由于内存管理等需求，软件和硬件之间，经常需要相互传递大量内存指针等情况，此时需要应用缓冲器，以匹配不同的处理速度从而达到流水作业的目的。

通常硬件内部数据的缓存及跨时钟域传输都离不开先进先出队列(First InFirst Out，FIFO)。FIFO主要由随机存取存储器(Random Access Memory，RAM)和FIFO控制器组成。在写数据时，写数据端只需要发出写使能和写数据，写指针控制会立刻计算出对应的写地址，数据便会在写使能有效的当拍被写入RAM。在读数据时，读数据端只需要发出读使能，读指针控制会立刻计算出对应的读地址，数据便会在读使能有效的下一拍被读出RAM。

现有技术中，软件模块和硬件模块之间的数据交互通常都需要通过总线完成对FIFO的读写控制，增加了总线负担，同时也增加了硬件模块的设计复杂度。

发明内容

为解决上述技术问题，本申请实施例期望提供一种数据发送和接收方法、装置、设备及存储介质。

本申请的技术方案是这样实现的：

第一方面，提供了一种数据发送方法，包括：

基于发送控制寄存器中的发送FIFO的控制参数确定所述发送FIFO的读数据量；其中，第一处理模块通过第一总线将发送数据写入所述发送FIFO中；

基于所述读数据量，通过第二总线从所述发送FIFO中读取数据到发送缓冲器中；

控制所述发送缓冲器将所述第一处理模块的数据发送给所述第二处理模块。

第二方面，提供了一种数据接收方法，包括：

控制接收缓冲器接收第二处理模块的数据；

基于接收控制寄存器中的接收FIFO的控制参数确定所述接收FIFO的写数据量；

基于所述写数据量，将所述接收缓冲器中的数据通过第二总线写入所述接收FIFO中，以供所述第一处理模块通过第一总线从所述接收FIFO中读取所述第二处理模块的数据。

第三方面，提供了一种数据发送装置，所述数据发送装置包括：发送控制寄存器、发送控制器和发送缓冲器；

所述发送控制寄存器，用于存储发送FIFO的控制参数；其中，第一处理模块通过第一总线将发送数据写入所述发送FIFO中；

所述发送控制器，用于基于发送控制寄存器中的发送FIFO的控制参数确定所述发送FIFO的读数据量；基于所述读数据量，通过第二总线从所述发送FIFO中读取数据到发送缓冲器中；

所述发送控制器，还用于控制所述发送缓冲器将所述第一处理模块的数据发送给所述第二处理模块。

第四方面，提供了一种数据接收装置，所述数据接收装置包括：接收控制寄存器、接收控制器和接收缓冲器；

所述接收缓冲器，用于接收第二处理模块的数据；