[发明专利]一种低压瞬态抑制二极管及其制造方法

说明书

一种低压瞬态抑制二极管及其制造方法，制造方法包括：提供一基底；在基底的两个表面分别形成沟槽；对有沟槽的基底进行氧化，以在沟槽表面形成预设厚度的二氧化硅层，并在氧化过程中使得衬底靠近二氧化硅层的一侧形成第二掺杂区，第一掺杂层靠近二氧化硅层的一侧形成第三掺杂区，第二掺杂区与第三掺杂区之间形成第二PN结；在沟槽上形成玻璃钝化层。由于二氧化硅层采用热氧化工艺形成，在形成过程中，形成第二掺杂区以及第三掺杂区，两者并在沟槽内表面形成一个窄小的第二PN结，由于二氧化硅排磷效果大于吸硼效应，因此第二PN结的击穿电压低于第一PN结的击穿电压；因为第二PN结的低击穿电压，第二PN结的总面积比较小，从而使芯片体内漏电流变小。

技术领域

本发明涉及瞬态抑制二极管技术领域，具体涉及一种低压瞬态抑制二极管及其制造方法。

背景技术

现有的瞬态抑制二极管（英文简称TVS）在低电压领域（业内定义低电压为5V≤VR≤10V，VR为反向最大电压）产品主要存在台面结构及平面结构两种芯片结构，其中低漏电流产品普遍采用平面结构。

台面工艺一般采用玻璃钝化工艺，沟槽处采用玻璃钝化工艺进行钝化，由于玻璃有绝缘、防潮及耐压较高，有一定的机械强度的特点，钝化防护效果远比二氧化硅层有优势，因而属于比较优质的钝化保护层。但由于玻璃烧结过程会导致芯片PN结的表面漏电流增加，从而导致低电压产品的漏电流控制是低压TVS芯片玻璃钝化工艺的工艺难点。

现有采用玻璃钝化层的低压TVS芯片，存在漏电流增加的技术问题。

发明内容

本发明主要解决的技术问题是现有采用玻璃钝化层的低压TVS芯片，存在漏电流增加的技术问题。

根据第一方面，一种实施例中提供一种低压瞬态抑制二极管的制造方法，包括：

提供一基底，基底包括衬底以及形成在衬底的两个表面上的第一掺杂层，衬底为掺杂有第一导电类型材料的单晶硅，第一掺杂层掺杂有第二导电类型材料，衬底与第一掺杂层之间形成第一PN结；第一导电类型和第二导电类型属于不同的半导体导电类型；

在基底的两个表面分别形成沟槽，沟槽贯穿第一掺杂层以及部分衬底；沟槽对应低压瞬态抑制二极管的划片区；

对有沟槽的基底进行氧化，以在沟槽表面形成预设厚度的二氧化硅层，并在氧化过程中使得衬底靠近二氧化硅层的一侧形成第二掺杂区，第一掺杂层靠近二氧化硅层的一侧形成第三掺杂区，第二掺杂区具有第一导电类型，第三掺杂区具有第二导电类型，第二掺杂区与第三掺杂区之间形成第二PN结；其中，第二掺杂区的掺杂浓度小于衬底的掺杂浓度，且第三掺杂区的掺杂浓度大于第一掺杂层的掺杂浓度；或者，第二掺杂区的掺杂浓度大于衬底的掺杂浓度，且第三掺杂区的掺杂浓度小于第一掺杂层的掺杂浓度；

在沟槽上形成玻璃钝化层。

根据第二方面，一种实施例中提供一种低压瞬态抑制二极管，包括：

衬底，衬底为掺杂有第一导电类型材料；

形成在衬底的两个表面上的第一掺杂层，第一掺杂层掺杂有第二导电类型材料，衬底与第一掺杂层之间形成第一PN结，第一导电类型和第二导电类型属于不同的半导体导电类型；

形成在第一掺杂层表面上的沟槽，沟槽位于第一掺杂层的边缘，沟槽贯穿第一掺杂层以及部分衬底；

形成在沟槽表面上的二氧化硅层；

形成在衬底靠近二氧化硅层一侧的第二掺杂区，第二掺杂区具有第二导电类型；

形成在第一掺杂层靠近二氧化硅层一侧的第三掺杂区，第三掺杂区具有第一导电类型，第二掺杂区与第三掺杂区之间形成第二PN结；其中，第二掺杂区的掺杂浓度小于衬底的掺杂浓度，且第三掺杂区的掺杂浓度大于第一掺杂层的掺杂浓度；或者，第二掺杂区的掺杂浓度大于衬底的掺杂浓度，且第三掺杂区的掺杂浓度小于第一掺杂层的掺杂浓度；

以及形成在二氧化硅层上的玻璃钝化层。