[发明专利]形成字线连接区的方法、半导体结构、存储器及存储系统

说明书

本申请的实施方式提供了一种形成字线连接区的方法、半导体结构、存储器及存储系统。形成字线连接区的方法包括：形成第一堆叠结构，第一堆叠结构包括通过堆叠栅极牺牲层和层间绝缘层形成的多个第一堆叠层；在第一堆叠结构表面上形成图形化的掩膜层，图形化的掩膜层中具有暴露出第一堆叠结构表面的多个开口，在垂直于所述第一堆叠结构的堆叠方向的平面上，至少两个开口的截面尺寸不同；通过多个开口在第一堆叠结构中形成多个接触孔，每个接触孔分别到达各自预定深度的栅极牺牲层；以及在每个接触孔中分别形成导电接触部。本申请的实施方式提供的形成字线连接区的方法可提高半导体结构的良率。

技术领域

本申请的实施方式涉及半导体设计和制备领域，更具体地，涉及一种形成字线连接区的方法、半导体结构、存储器及存储系统。

背景技术

为了克服二维存储器的限制，业界己经研发了具有三维(3D)结构的存储器，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3D NAND闪存的三维存储器中，可通过接触部从存储阵列各层中引出控制栅，作为字线连接区。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。

然而，随着例如3D NAND闪存的三维存储器中堆叠层的层数增加，工艺难度增加，三维存储器的良率有所下降。

发明内容

本申请的实施方式提供了一种可至少部分解决现有技术中存在的上述问题的形成字线连接区的方法、半导体结构、存储器及存储系统。

本申请的实施方式一方面提供了一种形成字线连接区的方法，包括：形成第一堆叠结构，第一堆叠结构包括通过堆叠栅极牺牲层和层间绝缘层形成的多个第一堆叠层；在第一堆叠结构表面上形成图形化的掩膜层，图形化的掩膜层中具有暴露出第一堆叠结构表面的多个开口，在垂直于第一堆叠结构的堆叠方向的平面上，至少两个开口的截面尺寸不同；通过多个开口在第一堆叠结构中形成多个接触孔，每个接触孔分别到达各自预定深度的栅极牺牲层；以及在每个接触孔中分别形成导电接触部。

在本申请一些示例性实施方式中，开口的截面尺寸与通过开口形成的接触孔的深度为正相关关系。

在本申请一些示例性实施方式中，导电接触部形成于第一堆叠结构的字线连接区，第一堆叠结构还包括与字线连接区相邻的核心区；方法还包括：形成贯穿第一堆叠结构的栅缝隙；经由栅缝隙，将第一堆叠层的位于核心区的栅极牺牲层替换为栅极导电层；经由栅缝隙，将第一堆叠层的位于字线连接区的栅极牺牲层中靠近栅缝隙的部分替换为连接层。

在本申请一些示例性实施方式中，方法还包括：去除接触孔底部的部分栅极牺牲层以形成凹陷，在垂直于第一堆叠结构的堆叠方向的平面上，凹陷的截面尺寸大于接触孔底部的截面尺寸；在每个接触孔中分别形成导电接触部包括：在接触孔和接触孔底部的凹陷中形成导电接触部。

在本申请一些示例性实施方式中，在接触孔侧壁形成侧壁绝缘层。

在本申请一些示例性实施方式中，在接触孔侧壁形成侧壁绝缘层包括：在接触孔侧壁和底部沉积电介质材料；以及去除接触孔底部的电介质材料，以形成侧壁绝缘层。

在本申请一些示例性实施方式中，方法还包括：去除图形化的掩膜层。

在本申请一些示例性实施方式中，方法还包括：形成贯穿第一堆叠结构的沟道结构。

在本申请一些示例性实施方式中，掩膜层包括软掩膜层或硬掩模层。

本申请的实施方式另一方面提供了一种半导体结构，包括：第二堆叠结构，包括由堆叠的栅极导电层和层间绝缘层形成的多个第二堆叠层；以及多个第一导电接触部，每个第一导电接触部穿过第二堆叠层并分别与各自预定深度的栅极导电层电连接，其中，在垂直于第二堆叠结构的堆叠方向的平面上，各个第一导电接触部靠近栅极导电层的一端的截面尺寸彼此之间的差值小于阈值。