[发明专利]SGT Mosfet中IPO厚度的可控方法、装置及介质

说明书

本发明涉及半导体技术领域，揭露了一种SGT Mosfet中IPO厚度的可控方法，包括：将非掺杂氧化硅及源极多晶硅沉积在硅沟槽衬底的沟槽内，得到初始沉积沟槽，去除部分非掺杂氧化硅，得到原始待氧化沉积沟槽，在源极多晶硅的表面植入氮原子，得到目标待氧化多晶硅层，氧化目标待氧化多晶硅层及原始待氧化沉积沟槽的内壁，分别得到目标厚度IPO氧化层及目标厚度栅极氧化层，在目标厚度IPO氧化层及目标厚度栅极氧化层的表面，沉积栅极多晶硅，完成IPO厚度的调控。本发明还提出一种SGT Mosfet中IPO厚度的可控装置、电子设备以及计算机可读存储介质。本发明可以解决改善源极和栅极的耐压不足和漏电的现象时，需要耗费较高的人力物力，制造成本较高的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种SGT Mosfet中IPO厚度的可控方法、装置、电子设备及计算机可读存储介质。

背景技术

随着半导体行业的快速发展，半导体场效应管的制备工艺也不断得到完善，这对电子行业的发展具有深远的意义。

在传统半导体场效应管的制备过程中，半导体场效应管的源极多晶硅表面的氧化层厚度通常无法控制成需要的厚度，且源极多晶硅表面容易形成尖端，这容易造成源极和栅极的耐压不足和漏电的现象。当前主要通过HDP（High Density Plasma）结合CMP（Chemical Mechanical Polishing）技术来改善源极和栅极的耐压不足和漏电的现象，但这种方式需要耗费较高的人力物力，制造成本较高。

发明内容

本发明提供一种SGT Mosfet中IPO厚度的可控方法、装置及计算机可读存储介质，其主要目的在于解决改善源极和栅极的耐压不足和漏电的现象时，需要耗费较高的人力物力，制造成本较高的问题。

为实现上述目的，本发明提供的一种SGT Mosfet中IPO厚度的可控方法，包括：

获取硅沟槽衬底，将预构建的非掺杂氧化硅及源极多晶硅，在所述硅沟槽衬底的沟槽内进行沉积，得到初始沉积沟槽；

按照预定的深度去除标准，将所述初始沉积沟槽中的部分非掺杂氧化硅进行去除，得到原始待氧化沉积沟槽；

利用预构建的植氮设备，在所述原始待氧化沉积沟槽内的源极多晶硅的表面，植入预定浓度及能量的氮原子，得到目标待氧化多晶硅层；

氧化所述目标待氧化多晶硅层及所述原始待氧化沉积沟槽的内壁，分别得到目标厚度IPO氧化层及目标厚度栅极氧化层；

在所述目标厚度IPO氧化层及所述目标厚度栅极氧化层的表面，沉积预构建的栅极多晶硅，完成IPO厚度的调控。

可选地，所述获取硅沟槽衬底，包括：

获取原始衬底，按照预定的SGT Mosfet的结构分区，在所述原始衬底的表面确定刻蚀区；

在所述原始衬底的刻蚀区上，利用预构建的硅沟槽刻蚀工艺，对所述原始衬底进行刻蚀，得到所述硅沟槽衬底。

可选地，所述将预构建的非掺杂氧化硅及源极多晶硅，在所述硅沟槽衬底的沟槽内进行沉积，得到初始沉积沟槽，包括：

将所述非掺杂氧化硅进行液化，得到液化非掺杂氧化硅；

调节所述液化非掺杂氧化硅的环境温度，得到气化非掺杂氧化硅；

将所述气化非掺杂氧化硅在所述硅沟槽衬底的沟槽内进行均匀沉积，得到覆盖硅沉积层的硅沉积沟槽；

将所述源极多晶硅，在所述硅沉积沟槽内进行沉积，得到源极沉积沟槽；

对所述源极沉积沟槽的内表面及源极多晶硅进行打磨，得到所述初始沉积沟槽。