[发明专利]金属栅及其制造方法

说明书

本发明公开了一种金属栅，栅极凹槽分成底部凹槽和顶部凹槽。底部凹槽由伪栅极结构的去除区域组成，所述底部凹槽的宽度设置为栅极关键尺寸；底部凹槽的高度由第零层层间膜和伪栅极结构的平坦化工艺调节，通过降低底部凹槽的高度降低底部凹槽的高宽比且底部凹槽的高宽比调节到使金属栅无空洞的填充底部凹槽。顶部凹槽位于底部凹槽的正上方且顶部凹槽的宽度大于底部凹槽的宽度，顶部凹槽的高宽比小于底部凹槽的高宽比，顶部凹槽的高度用于补偿底部凹槽的高度降低。本发明还公开了一种金属栅的制造方法。本发明能使栅极关键尺寸保持不变或降低的条件下，降低金属栅的填充难度、由于金属栅填充的工艺窗口并提高工艺健康度。

技术领域

本发明涉及半导体集成电路领域，特别涉及一种金属栅(metal gate，MG)。本发明还涉及一种金属栅的制造方法。

背景技术

在现有半导体产业中，多晶硅广泛地应用于半导体元件如MOS晶体管中，一般被作为标准的栅极填充材料。然而，随着MOS晶体管尺寸减小，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及难以避免的空乏效应(depletion effect)等问题，使得等效栅极介电层厚度增加、栅极电容值下降，进而导致元件性能衰退等。因此，半导体业界便尝试以新的栅极填充材料，例如利用功函数(work function，WF)金属层来取代传统的多晶硅栅极，功函数金属层顶部还需要叠加金属导电材料层并一起作为金属栅。金属栅的底部往往还需要匹配具有高介电常数层(HK)的栅介质层，具有高介电常数层和金属栅的栅极结构往往称为高介电常数金属栅(HKMG)。

在金属栅工艺中，由于关键尺寸的减小，使金属栅的填充难度增加；而且PMOS和NMOS集成在一起时，往往还会出现功函数金属层的叠加，如PMOS的P型功函数金属层的底部还会叠加N型功函数金属层，这都使得金属栅的填充非常具有挑战，往往对工艺填充能力的要求很高，当关键尺寸较小，容易产生金属填充问题，在金属栅中出现空洞，造成良率损失。

现有方法是通过适当增大栅极尺寸如宽度，或者降低栅极高度，这样都能降低金属栅填充的栅极凹槽的高宽比，从而能降低填充难度。但是栅极宽度为栅极关键尺寸，和沟道长度对应，故栅极宽度的增加会影响器件的性能；而栅极高度的降低会影响到金属栅极电阻，所以工艺调整的窗口往往很小。

发明内容

本发明所要解决的技术问题是提供一种金属栅，能使栅极关键尺寸保持不变或降低的条件下，降低金属栅的填充难度、由于金属栅填充的工艺窗口并提高工艺健康度。为此，本发明还提供一种金属栅的制造方法。

为解决上述技术问题，本发明提供的金属栅中，由栅介质层和金属栅叠加形成的栅极结构形成于栅极凹槽中，所述栅极凹槽分成底部凹槽和顶部凹槽。

所述底部凹槽由伪栅极结构的去除区域组成，在所述伪栅极结构的侧面形成有侧墙，在所述侧墙外的半导体衬底表面形成有顶部表面和所述伪栅极结构的顶部表面相平的第零层层间膜，所述伪栅极结构去除后，所述侧墙的内侧面组成所述底部凹槽的侧面，所述底部凹槽的宽度由所述伪栅极结构的宽度定义且所述底部凹槽的宽度设置为栅极关键尺寸；所述底部凹槽的高度由所述第零层层间膜和所述伪栅极结构的平坦化工艺调节，通过降低所述底部凹槽的高度降低所述底部凹槽的高宽比且将所述底部凹槽的高宽比调节到使所述金属栅无空洞的填充所述底部凹槽。

所述顶部凹槽位于所述底部凹槽的正上方，所述顶部凹槽的宽度大于所述底部凹槽的宽度且所述顶部凹槽的侧面分别延伸到所述底部凹槽的侧面的外侧；所述顶部凹槽穿过第一介质层，所述第一介质层形成于所述第零层层间膜表面；所述顶部凹槽的高宽比小于所述底部凹槽的高宽比，使所述金属栅无空洞的填充所述顶部凹槽；所述顶部凹槽的高度用于补偿所述底部凹槽的高度降低，使所述金属栅的厚度增加并从而降低栅极电阻。

进一步的改进是，所述栅介质层中包括高介电常数层。

进一步的改进是，所述金属栅包括功函数金属层和金属导电材料层。