[发明专利]超薄金属栅的制造方法在审
申请号: | 202210170197.8 | 申请日: | 2022-02-24 |
公开(公告)号: | CN114695122A | 公开(公告)日: | 2022-07-01 |
发明(设计)人: | 王鹏;顾珍;杨震;张磊;康小平;陈昊瑜 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/423 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
地址: | 201203*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 超薄 金属 制造 方法 | ||
1.一种超薄金属栅的制造方法,其特征在于,至少包括:
步骤一、提供衬底,所述衬底上形成有浮栅结构,所述浮栅结构包括存储区域和非存储区域;
步骤二、形成覆盖所述浮栅结构的第一薄膜以及在所述第一薄膜上的第一复合薄膜层;
步骤三、在所述衬底形成覆盖所述氧化层的光刻胶层,光刻打开所述光刻胶层使得所述非存储区域上的所述第一复合薄膜层裸露;
步骤四、刻蚀裸露出的所述第一复合薄膜层,使得所述存储区域中的所述浮栅结构上的所述第一复合薄膜层保留;
步骤五、刻蚀所述存储区域中的所述第一复合薄膜层,使得所述存储区域中的所述浮栅结构的侧壁及底部沟槽之外的所述第一复合薄膜层去除;
步骤六、去除所述光刻胶层,之后形成覆盖所述第一薄膜、剩余所述第一复合薄膜层的第二复合薄膜层;
步骤七、刻蚀所述第一薄膜、剩余的所述第一、第二复合薄膜层,使得所述存储区域中,所述浮栅结构侧壁之外的所述第一薄膜、剩余的所述第一、第二复合薄膜层去除,所述非存储区域中,所述浮栅结构侧壁之外的所述第二复合薄膜层去除。
2.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤一中的所述衬底为硅衬底。
3.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤一中的所述衬底形成浮栅隧穿氧化层后,再形成所述浮栅结构。
4.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述第一薄膜的材料为二氧化铪。
5.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述第一薄膜的厚度为20埃至30埃。
6.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述第一复合薄膜层为自下而上堆叠的氮化钛层和第一氧化层。
7.根据权利要求6所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述第一氧化层的厚度约为20埃至40埃。
8.根据权利要求6所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述氮化钛层的厚度约为20埃至40埃。
9.根据权利要求6所述的超薄金属栅的制造方法,其特征在于:步骤二中的所述氮化钛层的淀积温度为390摄氏度至410摄氏度。
10.根据权利要求6所述的超薄金属栅的制造方法,其特征在于:步骤四中利用利用湿法刻蚀去除所述第一氧化层,之后利用干法刻蚀去除所述氮化钛层。
11.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤五中的所述刻蚀为湿法刻蚀。
12.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤六中的所述第二复合薄膜层为自下而上堆叠的第二氧化层和氮化硅层。
13.根据权利要求12所述的超薄金属栅的制造方法,其特征在于:步骤六中的所述第二氧化层的厚度约为20埃至30埃。
14.根据权利要求12所述的超薄金属栅的制造方法,其特征在于:步骤六中的所述氮化硅层的厚度约为20埃至30埃。
15.根据权利要求1所述的超薄金属栅的制造方法,其特征在于:步骤七中的所述刻蚀为干法刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210170197.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:提高晶圆边缘产品良率的方法
- 下一篇:PLX3397在结直肠癌的治疗中的用途
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造