[发明专利]一种JTAG读指令延时处理方法在审
申请号: | 202210177944.0 | 申请日: | 2022-02-24 |
公开(公告)号: | CN114546866A | 公开(公告)日: | 2022-05-27 |
发明(设计)人: | 潘菲;李泉泉;韩琼磊;胡孔阳;章钰;刘先博 | 申请(专利权)人: | 安徽芯纪元科技有限公司 |
主分类号: | G06F11/36 | 分类号: | G06F11/36;G06F11/267 |
代理公司: | 合肥律众知识产权代理有限公司 34147 | 代理人: | 赵娟 |
地址: | 230000 安徽省合肥市高新*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 jtag 指令 延时 处理 方法 | ||
1.一种JTAG读指令延时处理方法,其特征在于,若上位机下发的有效读指令在新的扫描链捕获状态到来时仍未返回有效读数据,则上位机下发无效指令,直至上位机接收到有效的读数据返回。
2.根据权利要求1所述的JTAG读指令延时处理方法,其特征在于,无效指令为最高位为0的指令。
3.根据权利要求2所述的JTAG读指令延时处理方法,其特征在于,JTAG模块包括TAP状态机、指令寄存器、旁路寄存器、调试扫描链,
所述TAP状态机模块兼容标准IEEE1149.1协议,根据状态转换控制指令寄存器及调试扫描链的写入和读出,完成调试指令的下发和返回数据的上传;
所述指令寄存器,用于控制链路的选择,通过TAP状态机写入指令寄存器,根据指令寄存器的寄存器值选择接入旁路寄存器链或调试扫描链;
所述旁路寄存器,用于在多个芯片JTAG接口串联情况下,旁路指定芯片的JTAG调试电路,激活待调试芯片的JTAG调试电路;
所述调试扫描链,用于在调试模式激活的情况下,完成仿真器下发指令的接收操作,以及上一轮指令返回值的上传操作。
4.根据权利要求3所述的JTAG读指令延时处理方法,其特征在于,调试扫描链连接有1个指令缓存单元和1个数据缓存单元。
5.根据权利要求4所述的JTAG读指令延时处理方法,其特征在于,所述缓存单元为深度为32,宽度为65的同步fifo。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽芯纪元科技有限公司,未经安徽芯纪元科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210177944.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种超声波水表自适应计量方法
- 下一篇:一种倒装发光二极管芯片及制备方法