[发明专利]具有介电弛豫校正电路的图像传感器

说明书

本申请涉及具有介电弛豫校正电路的图像传感器。一些图像传感器包括具有电容器的像素。电容器可用于在读出之前将电荷存储在成像像素中。电容器可以是易于受介电驰豫影响的金属‑绝缘体‑金属(MIM)电容器。介电驰豫可能导致电容器上的信号产生滞后，这在采样期间影响电容器上的信号。图像传感器可包括介电驰豫校正电路，该介电驰豫校正电路利用电压应力与滞后信号之间的线性关系来校正介电驰豫。图像传感器可包括屏蔽像素，该屏蔽像素使用与有源阵列中的成像像素类似的时序方案操作。来自屏蔽像素的经测量的滞后信号可用于校正成像数据。

技术领域

本发明整体涉及成像设备，并且更具体地，涉及包括具有电容器的像素的成像传感器。

背景技术

图像传感器常常在诸如移动电话、相机和计算机的电子设备中用来捕获图像。在典型的布置中，图像传感器包括被布置成像素行和像素列的图像像素阵列。可将电路耦接到每个像素列以从图像像素读出图像信号。

阵列中的每个图像像素包括经由转移栅极耦接到浮动扩散区的光电二极管。每个像素接收入射光子(光)并将这些光子转换成电信号。将列电路耦接到每个像素列以用于读出来自图像像素的像素信号。有时，图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。

一些图像传感器包括具有电容器的成像像素。电容器可能易受介电驰豫(滞后)的影响。电容器经历的介电驰豫可能导致在放电之后在电容器上保留一些电荷(例如，滞后信号)。电容器上的滞后信号可对图像传感器的图像质量产生负面影响。

因此，期望能够提供来自滞后信号的伪影减少的经改进的图像传感器。

发明内容

根据本申请的一方面，提供了一种图像传感器，所述图像传感器包括：成像像素阵列，所述成像像素阵列在多个帧中暴露于入射光；屏蔽像素，所述屏蔽像素屏蔽所述入射光，其中所述成像像素和所述屏蔽像素中的每一者包括电容器，并且其中所述屏蔽像素被配置为：通过在第一帧的第一积分时间之前将第一量值的第一电压应力施加到所述电容器来获得滞后信号测量；以及通过在第二帧的第一积分时间之后和所述第二帧的读出之前将所述第一量值的第二电压应力施加到所述电容器来获得参考测量。

根据本申请的另一方面，提供了一种图像传感器，所述图像传感器包括：成像像素阵列，所述成像像素阵列暴露于入射光，其中每个成像像素包括电容器；屏蔽像素，所述屏蔽像素屏蔽所述入射光并且被配置为生成测试信号；和介电驰豫校正电路，所述介电驰豫校正电路被配置为使用所述测试信号来校正来自所述成像像素的原始像素数据的由所述成像像素的电容器中的介电驰豫引起的滞后。

根据本申请的另一方面，提供了一种图像传感器，所述图像传感器包括：成像像素阵列，所述成像像素阵列暴露于入射光，其中所述成像像素阵列生成原始像素数据；屏蔽像素，所述屏蔽像素屏蔽入射光；帧缓冲器，所述帧缓冲器被配置为存储来自所述成像像素阵列的所述原始像素数据；和介电驰豫校正电路，所述介电驰豫校正电路被配置为使用来自所述帧缓冲器的所述原始像素数据和来自所述屏蔽像素的测量来补偿来自所述成像像素的所述原始像素数据的由介电驰豫引起的滞后。

附图说明

图1是根据一个实施方案的具有图像传感器的说明性电子设备的图。

图2是根据一个实施方案的用于读出图像传感器中的图像信号的例示性像素阵列和相关联的读出电路的图。

图3是根据一个实施方案的具有存储电容器的示例性成像像素的电路图。

图4A是根据一个实施方案的电容器电压随时间变化的图，其示出了介电驰豫可如何导致在放电之后在电容器上具有滞后信号。

图4B是根据一个实施方案的在图4A中描述的经历介电驰豫的电容器的RC模型。

图5A是根据一个实施方案的示出电容器中的滞后信号与应力时间之间的关系的图。