[发明专利]基于非易失存储器件的存内计算电路和方法在审
| 申请号： | 202210185373.5 | 申请日： | 2022-02-28 |
| 公开（公告）号： | CN114627937A | 公开（公告）日： | 2022-06-14 |
| 发明（设计）人： | 李威;阮爱武;尹自强;吴方明;杜涛 | 申请（专利权）人： | 成都市硅海武林科技有限公司 |
| 主分类号： | G11C16/08 | 分类号： | G11C16/08;G11C16/10;G11C16/24;G11C16/26 |
| 代理公司： | 成都东恒知盛知识产权代理事务所(特殊普通合伙) 51304 | 代理人： | 罗江 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 非易失 存储 器件 计算 电路 方法 | ||
1.基于非易失存储器件的存内计算电路，其特征在于：包括基于非易失存储器件的单元电路，利用一个以上的单元电路构成阵列电路，阵列电路用于存内计算；
单元电路包括：非易失存储器件、第一NMOS管M1、第二NMOS管M2、位线BL、第一字线WL、第二字线WLB和源线SL；
其中，非易失存储器件一端与位线BL相连，非易失存储器件另一端与第一NMOS管M1漏极相连；第一NMOS管M1源极与第二NMOS管M2的漏极相连，第一NMOS管M1栅极与第二位线WLB相连；第二NMOS管M2源极与源线SL相连，第二NMOS管M2栅极与第一位线WL相连。
2.根据权利要求1所述的基于非易失存储器件的存内计算电路，其特征在于：阵列电路的部分或全部单元通过电气连接的方式组合成多行多列的布局方式，且电气连接方式为：同一列的部分或全部单元的源线SL电气相连，同一行的部分或全部单元的第一字线WL、第二字线WLB、位线BL电气相连。
3.基于非易失存储器件的存内计算方法，其特征在于：其采用如权利要求1-2所述的基于非易失存储器件的存内计算电路，利用阵列电路进行运算操作时，外部输入自第一字线WL和第二字线WLB输入，外部输入和存储的信息之间进行逻辑操作的结果通过评估对源线SL的电气特性的影响分辨。
4.根据权利要求3所述的基于非易失存储器件的存内计算方法，其特征在于：在对阵列电路进行写操作时，逐行进行或逐列进行，控制所述位线与源线，使所述单元电路中的存储器的阻抗状态与所需要存储的数据一致。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都市硅海武林科技有限公司，未经成都市硅海武林科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210185373.5/1.html，转载请声明来源钻瓜专利网。
