[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，所述半导体器件包括：

衬底，所述衬底包括第一逻辑单元和第二逻辑单元，所述第一逻辑单元和所述第二逻辑单元在第一方向上彼此相邻并共享单元边界；

第一金属层，所述第一金属层位于所述衬底上，所述第一金属层包括电力线，所述电力线设置在所述单元边界上以在与所述第一方向交叉的第二方向上延伸并具有平行于所述第二方向的中心线；以及

第二金属层，所述第二金属层位于所述第一金属层上，

其中，所述第二金属层包括设置在所述第一逻辑单元上的所述第一逻辑单元的第一上互连线和所述第一逻辑单元的第二上互连线以及设置在所述第二逻辑单元上的所述第二逻辑单元的第一上互连线和所述第二逻辑单元的第二上互连线，

所述第一逻辑单元的所述第一上互连线和所述第二逻辑单元的所述第一上互连线沿着第一互连轨道在所述第一方向上延伸，并且在俯视图中分别具有面对所述中心线的弯曲端线，

所述第一逻辑单元的所述第二上互连线和所述第二逻辑单元的所述第二上互连线沿着第二互连轨道在所述第一方向上延伸，并且在俯视图中分别具有面对所述中心线的弯曲端线，

所述第一逻辑单元的所述第一上互连线的所述弯曲端线在所述第一方向上与所述中心线之间的最大距离以及所述第二逻辑单元的所述第一上互连线的所述弯曲端线在所述第一方向上与所述中心线之间的最大距离是第一距离，

所述第一逻辑单元的所述第二上互连线的所述弯曲端线在所述第一方向上与所述中心线之间的最小距离是第二距离，并且

所述第一距离小于所述第二距离。

2.根据权利要求1所述的半导体器件，其中，所述第一逻辑单元的所述第一上互连线和所述第一逻辑单元的所述第二上互连线在所述第二方向上彼此相邻。

3.根据权利要求1所述的半导体器件，其中，所述第一逻辑单元的所述第一上互连线的所述弯曲端线和所述第二逻辑单元的所述第一上互连线的所述弯曲端线在俯视图中具有凹形轮廓。

4.根据权利要求1所述的半导体器件，其中，所述第二逻辑单元的所述第二上互连线的所述弯曲端线在所述第一方向上与所述中心线之间的最小距离等于或大于所述第一距离。

5.根据权利要求4所述的半导体器件，其中，所述第一逻辑单元的所述第二上互连线的所述弯曲端线和所述第二逻辑单元的所述第二上互连线的所述弯曲端线在俯视图中具有凸形轮廓。

6.根据权利要求1所述的半导体器件，其中，所述第二金属层还包括设置在所述第一逻辑单元上的所述第一逻辑单元的第三上互连线和所述第一逻辑单元的第四上互连线以及设置在所述第二逻辑单元上的所述第二逻辑单元的第三上互连线和所述第二逻辑单元的第四上互连线，

所述第一逻辑单元的所述第三上互连线和所述第二逻辑单元的所述第三上互连线沿着第三互连轨道在所述第一方向上延伸，

所述第一逻辑单元的所述第四上互连线和所述第二逻辑单元的所述第四上互连线沿着第四互连轨道在所述第一方向上延伸，并且

所述第一逻辑单元的所述第三上互连线在所述第一方向上与所述第二逻辑单元的所述第三上互连线之间的最小距离以及所述第一逻辑单元的所述第四上互连线在所述第一方向上与所述第二逻辑单元的所述第四上互连线之间的最小距离大于所述第一距离与所述第二距离之和。

7.根据权利要求6所述的半导体器件，其中，所述第一逻辑单元的所述第三上互连线和所述第二逻辑单元的所述第三上互连线与所述第一逻辑单元的所述第四上互连线和所述第二逻辑单元的所述第四上互连线在所述第二方向上相邻。

8.根据权利要求6所述的半导体器件，其中，所述第一逻辑单元的所述第三上互连线的端部和所述第二逻辑单元的所述第三上互连线的端部以及所述第一逻辑单元的的所述第四上互连线的端部和所述第二逻辑单元的所述第四上互连线的端部在俯视图中具有凸形轮廓。

9.根据权利要求1所述的半导体器件，其中，所述第一逻辑单元的所述第一上互连线的端部以及所述第二逻辑单元的所述第一上互连线的端部与所述电力线垂直地交叠。