[发明专利]一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法

说明书

本发明涉及一种基于ScAlN介质层的InAlN/GaN MIS‑HEMT及其制备方法，该结构包括自下而上依次设置的衬底、GaN缓冲层、InGaN背势垒层、GaN沟道层、AlN插入层、InGaN势垒层、GaN帽层和ScAlN介质层。在GaN帽层上高温生长ScAlN介质层，高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高器件的的最大饱和电流I_Dmax，降低导通电阻R_on。同时，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高栅极控制能力，增加开关电流比I_on/I_off，以及降低亚阈值摆幅SS。

技术领域

本发明涉及一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法，属于微电子研究的技术领域。

背景技术

为满足现代无线通讯、雷达、航空航天等对器件高频率、宽带宽、高效率、大功率的需求，二十世纪九十年代起，宽禁带半导体材料作为第三代半导体，逐渐进入人们的视野。相较于传统的Si和GaAs半导体材料，GaN作为第三代半导体的重要代表，以其饱和电子漂移速度大、击穿场强高、热导率高，还可与AlGaN、InAlN、AlN等形成异质结体系，在界面处产生具有高浓度和高迁移率的二维电子气(2DEG)等诸多优势，在众多半导体材料中脱颖而出。基于GaN及其异质结构材料体系所制备的GaN基高电子迁移率晶体管(HEMT)，在第三代无线通讯、卫星航天、军用相控阵雷达等领域逐步发挥出GaN独特的材料性能优势，近年来引起了广泛的关注和研究。

GaN与其势垒层材料(AlGaN、InAlN、AlN等)存在晶格失配，生长过程中，势垒层厚度的增加，会增强势垒层中的应变能，导致势垒层材料以位错甚至开裂的形式释放应力，因此，GaN基HEMT的势垒层较薄(一般低于30nm)。而较薄的势垒层极易引起电子在势垒层的隧穿，造成较大的栅极漏电，导致器件可靠性降低，并影响器件的噪声特性。常用的解决方法是在栅极下方沉积栅介质层，阻挡电子隧穿，从而降低栅极漏电，提高器件栅极控制能力。目前，Al₂O₃、SiN、SiO₂等材料均已尝试作为栅介质层来降低栅极漏电。但是，由于栅介质层的沉积，会增大栅极到沟道的距离，降低器件的栅极电容，从而降低器件的输出跨导；而且，研究发现，栅介质层与表面材料结合的界面处，会存在陷阱态电荷；器件工作过程中界面陷阱态对电子的俘获和释放，会严重影响阈值电压稳定性和沟道载流子迁移率等器件特性。而ScAlN与InAlN具有相同的晶格结构，并可通过组分调控实现与InAlN势垒层的晶格匹配，故采用ScAlN作为栅介质层，有望实现与InAlN或AlGaN势垒层好的界面特性，从而抑制界面电荷的形成。目前报道的ScAlN一般以作为GaN器件的势垒层为主，采用MOCVD或者MBE生长，其生长设备昂贵，生长速度较慢，从成本考虑，不合适作为器件介质层的沉积设备选择。因此，当前并没有以ScAlN作为栅介质层的报道，而探索一种可行性的ScAlN介质层的沉积方式，并将之应用于GaN晶体管，将有助于进一步提高器件性能。

发明内容

针对现有技术的不足，本发明提供了一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法，在GaN帽层上高温生长ScAlN介质层；高温生长的ScAlN与GaN帽层之间的界面陷阱态较少，界面电荷散射较弱，而且ScAlN可以有效钝化材料表面，减少表面陷阱态，从而提高InAlN/GaN MIS-HEMT的最大饱和电流I_Dmax，降低导通电阻R_on。同时，高温生长的ScAlN具有较高材料质量和绝缘特性，可有效抑制栅下电子隧穿，降低器件栅极漏电和关态漏电流，从而提高InAlN/GaNMIS-HEMT的栅极控制能力，增加器件的开关电流比I_on/I_off，以及降低器件亚阈值摆幅SS。

术语解释：