[发明专利]薄膜覆晶封装结构

说明书

本发明提供一种薄膜覆晶封装结构，包括可挠性线路载板及芯片。可挠性线路载板包括可挠性衬底及线路结构。线路结构配置于可挠性衬底，且包括多个第一引脚、多个第二引脚以及多个支撑图案。第一引脚配置于可挠性衬底的第一表面上，而第二引脚与支撑图案配置于可挠性衬底的第二表面上。每一支撑图案具有多个支撑线段。芯片通过多个凸块电连接至第一引脚的第一内引脚部。支撑线段于第一表面上的正投影与部分凸块及部分第一内引脚部局部重叠。每一第一内引脚部具有第一宽度，每一支撑线段具有第二宽度，而第二宽度大于等于第一宽度且小于等于1.5倍的第一宽度。本发明的薄膜覆晶封装结构，其支撑图案可提供均匀的支撑力，以提高整体的结构及电性可靠度。

技术领域

本发明涉及一种封装结构，尤其涉及一种薄膜覆晶封装结构。

背景技术

薄膜覆晶(Chip on Film,COF)封装结构为常见的液晶显示器的驱动芯片的封装型态。现今为了增加引脚布局空间，双面铜箔可挠性衬底开始受到青睐。双面铜箔可挠性衬底的上表面与下表面皆有线路覆盖，其中当位于下表面的支撑引脚的宽度与位于上表面的内引脚的宽度差异较大时，可能造成可挠性衬底的上表面与下表面所受应力不平均而产生翘曲(warpage)现象，也可能会因下表面的支撑引脚对于上表面的各个内引脚的支撑不均匀，而导致内引脚接合(Inner Lead Bonding,ILB)时产生断脚或与芯片的凸块接合不良的问题。此外，当下表面的支撑引脚设计为与上表面的内引脚的延伸方向相同时，可能因为上表面与下表面的铜工艺差异性，而导致支撑引脚与内引脚产生不同程度的位移，使得支撑引脚与内引脚的重叠面积减少，进而造成支撑不均匀或部分无支撑的风险。

发明内容

本发明提供一种薄膜覆晶封装结构，其支撑图案可提供较均匀的支撑力，且可避免于内引脚接合时因支撑不平均发生内引脚部断脚或接合不良的问题，进而可提高整体的结构及电性可靠度。

根据本发明的实施例，薄膜覆晶封装结构包括可挠性线路载板及芯片。可挠性线路载板包括可挠性衬底及线路结构。可挠性衬底具有彼此相对的第一表面与第二表面以及芯片接合区。线路结构配置于可挠性衬底，且包括多个第一引脚、多个第二引脚以及多个支撑图案。第一引脚配置于第一表面上，且每一第一引脚具有第一内引脚部。第二引脚与支撑图案配置于第二表面上。每一第二引脚具有第二内引脚部。每一支撑图案具有多个支撑线段。第一内引脚部与第二内引脚部位于芯片接合区内。支撑线段局部位于芯片接合区内。芯片配置于第一表面上并位于芯片接合区内，且通过多个凸块电连接第一内引脚部。支撑线段于第一表面上的正投影与部分凸块及部分第一内引脚部局部重叠。每一第一内引脚部具有第一宽度，每一支撑线段具有第二宽度，而第二宽度大于等于第一宽度且小于等于1.5倍的第一宽度。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的支撑线段的延伸方向倾斜于局部重叠的凸块及第一内引脚部的延伸方向。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的第二内引脚部于第一表面上的正投影与凸块及第一内引脚部局部重叠。每一第二内引脚部具有第三宽度，而第三宽度大于等于第一宽度且小于等于1.5倍的第一宽度。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的部分第二内引脚部的延伸方向倾斜于局部重叠的凸块及第一内引脚部的延伸方向。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的芯片接合区具有相对的两长边侧与相对的两短边侧。第一引脚与第二引脚自芯片接合区内经过两长边侧或两短边侧并向可挠性衬底的相对两端延伸。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的部分支撑图案于第一表面上的正投影位于两短边侧。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的每一支撑图案具有连接线段。每一支撑图案的每一支撑线段以至少一端部连接至连接线段。

在根据本发明的实施例的薄膜覆晶封装结构中，上述的芯片接合区具有相对的两长边侧与相对的两短边侧，且部分支撑图案于第一表面上的正投影位于两短边侧且连接线段至少局部平行于两短边侧。