[发明专利]三维存储器及其制作方法、存储系统

说明书

本公开提供了一种三维存储器及其制作方法、存储系统，涉及半导体芯片技术领域，旨在降低形成深宽比较大的沟道孔的工艺难度。三维存储器的制作方法包括：在衬底上形成初始叠层结构，初始叠层结构包括交替叠置的牺牲层和第一介质层。形成贯穿初始叠层结构的开口。沿平行于衬底的方向，去除牺牲层中靠近开口的部分，形成第一凹陷部。在具有第一凹陷部的开口的内壁上形成材料层，材料层的表面上具有位于第一凹陷部中的第二凹陷部。在第二凹陷部中形成保护部，材料层中被保护部遮挡的部分为第一部分，其余部分为第二部分。对材料层的第二部分进行改性。去除保护部和材料层的第一部分。

技术领域

本公开涉及半导体芯片技术领域，尤其涉及一种三维存储器及其制作方法、存储系统。

背景技术

随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。

为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。在3D NAND中，存储单元三维地设置，可以形成阵列排布的存储单元串。

为了进一步地提高3D NAND的存储密度，还可以在一定面积的表面上设置更多的存储单元串。示例性地，可以将存储单元串中的沟道结构的尺寸减小。为了减小沟道结构的尺寸，可以将设置有沟道结构的沟道孔的尺寸减小。这样，将使得沟道孔的深宽比增大。而高深宽比刻蚀工艺的工艺难度较大，且形成的沟道孔形貌也存在较多缺陷，例如翘曲(bow)、条纹(striation)以及沟道孔的尺寸不均匀等，影响3D NAND的性能。

发明内容

本公开的实施例提供一种三维存储器及其制作方法、存储系统，旨在降低形成深宽比较大的沟道孔的工艺难度。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种三维存储器的制作方法。三维存储器的制作方法包括：在衬底上形成初始叠层结构，初始叠层结构包括交替叠置的牺牲层和第一介质层。形成贯穿初始叠层结构的开口。沿平行于衬底的方向，去除牺牲层中靠近所述开口的部分，形成第一凹陷部。在具有第一凹陷部的开口的内壁上形成材料层，材料层的表面上具有位于第一凹陷部中的第二凹陷部。在第二凹陷部中形成保护部，材料层中被保护部遮挡的部分为第一部分，其余部分为第二部分。对材料层的第二部分进行改性。去除保护部和材料层的第一部分。

在一些实施例中，保护部包括第一端部和第二端部，且沿平行于衬底的方向，第二端部相较于第一端部远离牺牲层。

在一些实施例中，第二端部沿垂直于衬底的方向的尺寸，大于或大致等于牺牲层的厚度。

在一些实施例中，三维存储器的制作方法还包括：在形成材料层的步骤之前，修整第一凹陷部的侧壁，使得第一凹陷部的侧壁中远离牺牲层的部分为弧形，第一凹陷部的侧壁由所述第一介质层形成。第二凹陷部的侧壁中远离牺牲层的部分为弧形，保护部与第二凹陷部的侧壁中弧形的部分接触。

在一些实施例中，第一凹陷部的凹陷深度大于材料层的厚度。

在一些实施例中，在第二凹陷部中形成保护部包括：在材料层上形成掩膜层，掩膜层填充第二凹陷部。去除掩膜层的一部分，形成保护部。

在一些实施例中，对所述材料层的第二部分进行改性包括：氧化所述材料层的第二部分。

在一些实施例中，材料层的材料为多晶硅或氮化硅。

在一些实施例中，具有第一凹陷部的开口延伸至衬底内，材料层还覆盖衬底中被具有第一凹陷部的开口露出的表面。

在一些实施例中，三维存储器的制作方法还包括：在第三凹陷部中形成填充部，第三凹陷部是通过去除保护部和所述材料层的第一部分形成的。