[发明专利]3D存储器件及其制造方法

说明书

公开了一种3D存储器件及其制造方法，方法包括：在衬底上形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述绝缘叠层结构的多个沟道柱；形成贯穿所述绝缘叠层结构的多个栅线缝隙；经由所述栅线缝隙去除多个牺牲层形成空腔；在所述空腔中依次形成高K介质层、氮化钛层和栅极导体；在所述栅线缝隙中形成第一绝缘层和导电通道，其中，所述高K介质层和所述氮化钛层位于垂直于衬底表面方向的相邻层间绝缘层之间。本申请的3D存储器件及其制造方法，通过对高K介质层进行回蚀刻，降低器件的漏电问题，从而提高器件良率和可靠性。

技术领域

本发明涉及存储器技术领域，特别涉及一种3D存储器件及制造方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在NAND结构的3D存储器件中，采用叠层结构提供选择晶体管和存储晶体管的栅极导体，采用单沟道组(Single channel formation)结构形成具有存储功能的存储单元串。在3D存储器件的制造过程中，在形成栅线缝隙中的结构后，对晶圆或半导体结构进行湿法的清洗时，会导致清洗剂沿着栅线缝隙中的高K介质层进行蚀刻，进而造成后续沉积的多晶硅层发生相邻导体之间的漏电问题(leakage currents，LKG)。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器件及其制造方法，通过对高K介质层进行回蚀刻，降低器件的漏电问题，从而提高器件良率和可靠性。

根据本发明的一方面，提供一种3D存储器件的制造方法，包括：在衬底上形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；形成贯穿所述绝缘叠层结构的多个沟道柱；形成贯穿所述绝缘叠层结构的多个栅线缝隙；经由所述栅线缝隙去除多个牺牲层形成空腔；在所述空腔中依次形成高K介质层、氮化钛层和栅极导体；在所述栅线缝隙中形成第一绝缘层和导电通道，其中，所述高K介质层和所述氮化钛层位于垂直于衬底表面方向的相邻层间绝缘层之间。

可选地，在所述空腔中依次形成高K介质层、氮化钛层和栅极导体的步骤包括：在所述栅线缝隙和所述空腔中沉积高K介质材料，并对高K介质材料进行回蚀刻，形成覆盖所述栅线缝隙和所述空腔表面的高K介质层；在所述栅线缝隙和所述空腔中沉积TiN材料，并对TiN材料进行回蚀刻，形成覆盖所述栅线缝隙和所述空腔表面的氮化钛层；在所述栅线缝隙和所述空腔中沉积金属材料，并对金属材料进行回蚀刻，形成填充所述空腔的栅极导体。

可选地，对金属材料进行回蚀刻，形成填充所述空腔的栅极导体的步骤之后，还包括：对所述氮化钛层进行第二次回蚀刻，去除所述栅线缝隙中暴露的所述氮化钛层；对所述高K介质层进行第二次回蚀刻，去除所述栅线缝隙中暴露的所述高K介质层。

可选地，所述高K介质层的材料为氧化铝。

可选地，采用160℃的磷酸对所述高K介质层进行第二次回蚀刻。

可选地，在衬底上形成绝缘叠层结构和形成贯穿所述绝缘叠层结构的多个沟道柱的步骤之间，还包括：在所述绝缘叠层结构的表面形成保护层。

可选地，在所述栅线缝隙中形成第一绝缘层和导电通道的步骤之后，还包括：去除所述保护层，对半导体结构进行清洗；在所述绝缘叠层结构的表面形成多晶硅层和叠层结构，所述叠层结构包括氧化物-氮化物。

根据本发明的另一方面，提供一种3D存储器件，包括：衬底；位于所述衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构，其中，所述栅极导体与层间绝缘层之间还包括高K介质层和氮化钛层，且所述高K介质层和氮化钛层仅位于垂直于衬底表面方向的相邻层间绝缘层之间。