[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具备半导体基板、存储晶体管和MOS晶体管。存储晶体管具有在半导体基板上依次配置的至少第1硅氧化膜和第1栅极电极。MOS晶体管具有在导体基板上依次配置的第2硅氧化膜和第2栅极电极。在存储晶体管的第1硅氧化膜及第1栅极电极中的至少一方不产生鸟喙部。

关联申请

本申请享受以日本专利申请2021－152203号(申请日：2021年9月17日)为基础申请的优先权。本申请通过参照此基础申请包括基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置及其制造方法。

背景技术

作为非易失性存储器的一种的闪存器的类型，已知有浮栅型和电荷捕获(chargetrap)型。有时将这样的存储晶体管和周边电路的MOS晶体管混载在同一半导体基板上。

但是，存储晶体管和MOS晶体管分别具有特有的制造工艺。因此，由于在存储晶体管的结构加工后进入的MOS晶体管的氧化处理的影响，有可能产生鸟喙部(bird's beak)，引起存储晶体管的特性劣化。

发明内容

本发明的实施方式提供一种能够抑制由氧化处理的影响引起的特性劣化的半导体装置及其制造方法。

本实施方式的半导体装置具备半导体基板，存储晶体管和MOS晶体管。存储晶体管具有在半导体基板上依次配置的至少第1硅氧化膜和第1栅极电极。MOS晶体管具有在导体基板上依次配置的第2硅氧化膜和第2栅极电极。在存储晶体管的第1硅氧化膜及第1栅极电极的至少一方，不产生鸟喙部。

附图说明

图1是表示半导体装置1的结构例的俯视图。

图2是表示本实施方式的半导体装置的结构例的剖视图。

图3是表示半导体装置的制造方法的流程的流程图。

图4是半导体装置的第1工序中的半导体基板的剖视图。

图5是半导体装置的第2工序中的半导体基板的剖视图。

图6是半导体装置的第3工序中的半导体基板的剖视图。

图7是半导体装置的第4工序中的半导体基板的剖视图。

图8是半导体装置的第5工序中的半导体基板的剖视图。

图9是半导体装置的第6工序中的半导体基板的剖视图。

图10是半导体装置的第7工序中的半导体基板的剖视图。

图11是半导体装置的第8工序中的半导体基板的剖视图。

图12是表示硅氧化膜的成膜特性的图。

图13是表示鸟喙部的对比的图。

图14是半导体装置的第9工序中的半导体基板的剖视图。

图15是半导体装置的第10工序中的半导体基板的剖视图。

图16是半导体装置的第11工序中的半导体基板的剖视图。

图17是半导体装置的第12工序中的半导体基板的剖视图。

图18是半导体装置的第13工序中的半导体基板的剖视图。

图19是变形例1的实施方式的第5工序中的半导体基板的剖视图。

图20是变形例1的实施方式的第6工序中的半导体基板的剖视图。

图21是变形例1的实施方式的第8工序中的半导体基板的剖视图。