[发明专利]半导体装置

说明书

本发明的课题是进行小型化和低成本化。半导体装置具备：半导体芯片，搭载于基底基板的上表面，具有输出焊盘；第一电容性部件，搭载于所述基底基板的上表面，一端电连接于所述基底基板；电介质的框体，设于所述基底基板上，包围所述半导体芯片和所述第一电容性部件；输出端子，设于所述框体上；布线图案，设于所述框体的上表面；第一接合线，将所述输出焊盘与所述输出端子电连接；第二接合线，将所述第一电容性部件的另一端与所述布线图案内的第一区域电连接；以及第三接合线，将所述输出焊盘与所述布线图案内的不同于所述第一区域的第二区域电连接。

技术领域

本发明涉及半导体装置。

背景技术

作为微米波的高输出放大器，已知有将设有FET(Field Effect Transistor：场效应晶体管)等晶体管的半导体芯片安装于封装的放大器。已知使用安装于封装内的电容性部件和接合线来形成放大器的输出匹配电路、视频旁通电路等无源电路(例如专利文献1～4、非专利文献1和2)。

现有技术文献

专利文献

专利文献1：日本特开2014－96497号公报

专利文献2：日本特表2006－501678号公报

专利文献3：欧洲专利申请公开第3273596号说明书

专利文献4：日本特开2018－101975号公报

非专利文献

非专利文献1：Hussain Ladhani et.al.“Analysis of the BasebandTermination of High Power RF Transistors”2019 IEEE/MTT-S InternationalMicrowave Symposium

非专利文献2：Ning Zhu et.al.“Compact High-Efficiency High-PowerWideband GaN Amplifier Supporting 395MHz Instantaneous Bandwidth”2019 IEEE/MTT-S International Microwave Symposium

在半导体芯片的输出焊盘与地之间将电感器和电容器串联连接的情况下，在基底基板上搭载电容性部件，使用接合线将电容性部件与半导体芯片的输出连接。然而，若试图增大电感，则接合线变长而封装会大型化。如专利文献1的例如图13那样，可以想到使用布线部件来形成电感器的一部分。然而，若将微带线等布线部件搭载于内部，则封装会大型化。此外，制造成本会增加。

发明内容

本公开是鉴于上述问题而完成的，其目的在于进行小型化和低成本化。

本公开的一个实施方式是半导体装置，具备：半导体芯片，搭载于基底基板的上表面，具有输出焊盘；第一电容性部件，搭载于所述基底基板的上表面，一端电连接于所述基底基板；电介质的框体，设于所述基底基板上，包围所述半导体芯片和所述第一电容性部件；输出端子，设于所述框体上；布线图案，设于所述框体的上表面；第一接合线，将所述输出焊盘与所述输出端子电连接；第二接合线，将所述第一电容性部件的另一端与所述布线图案内的第一区域电连接；以及第三接合线，将所述输出焊盘与所述布线图案内的不同于所述第一区域的第二区域电连接。

本公开的一个实施方式是半导体装置，具备：半导体芯片，搭载于基底基板的上表面，具有输出焊盘；第一电容性部件，搭载于所述基底基板的上表面，一端电连接于所述基底基板；电介质的框体，设于所述基底基板上，包围所述半导体芯片和所述第一电容性部件；输出端子，设于所述框体上；布线图案，设于所述框体的上表面，在所述框体上与所述输出端子电连接；第一接合线，将所述输出焊盘与所述输出端子电连接；以及第二接合线，将所述第一电容性部件的另一端与所述布线图案的区域电连接。

发明效果