[发明专利]电平转换电路

权利要求书

1.一种电平转换电路，包括：低电压输入端、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和输出端，其特征在于，其还包括：

第三PMOS管、第四PMOS管、第一双向二极管单元、第二双向二极管单元、第一反相器，所述第一NMOS管的栅极与所述低电压输入端电性连接，所述第一NMOS管的漏极与所述第一双向二极管单元的一端电性连接，所述第一双向二极管单元的另一端与所述第三PMOS管的漏极电性连接，所述第二NMOS管的栅极与所述第一反相器的输出端电性连接，所述第一反相器的输入端与所述低电压输入端电性连接，所述第二NMOS管的漏极与所述第二双向二极管单元的一端电性连接，所述第二双向二极管单元的另一端与所述第四PMOS管的漏极电性连接，所述第一PMOS管的源极与第三电源电性连接，所述第一PMOS管的漏极与所述第三PMOS管的源极电性连接，所述第二PMOS管的漏极与所述第四PMOS管的源极电性连接，所述第二PMOS管的源极与第三电源电性连接，所述第二PMOS管的漏极与所述第四PMOS管的源极电性连接，所述第三PMOS管的栅极接入第一偏置电压，所述第四PMOS管的栅极接入第一偏置电压，当所述低电压输入端输入低逻辑信号(低逻辑信号电平为0V)时，低逻辑信号电平通过第一反相器转换成第一电压输出电平，进入第二NMOS管及所述第二双向二极管单元，第一电压输出电平通过第四PMOS管、第一PMOS管、第二PMOS管，其高电压输出电平被拉低到第一电压输出电平，故关闭其上拉通路，将低逻辑信号(第一电压输出电平为VBIAS_P+|V_TP|)从输出端输出，当所述低电压输入端输入高逻辑信号(高逻辑信号电平为VDD1)时，高逻辑信号电平通过第一NMOS管进入所述第一双向二极管单元，所述第二PMOS管、第三PMOS管、第四PMOS管的漏极被拉高到高电压输出电平，将高逻辑信号(高电压输出电平为VDD3)从输出端输出。

2.根据权利要求1所述的电平转换电路，其特征在于，所述第一双向二极管单元包括：第七NMOS管和第十一PMOS管，所述第二双向二极管单元包括：第八NMOS管和第十二PMOS管，所述第七NMOS管的栅极与所述第十一PMOS管的源极电性连接，所述第七NMOS管的源极与所述第一NMOS管的漏极电性连接，所述第七NMOS管的漏极与所述第十一PMOS管的漏极电性连接，所述第十一PMOS管的栅极与所述第七NMOS管的源极电性连接，所述第八NMOS管的栅极与所述第十二PMOS管的源极电性连接，所述第八NMOS管的源极与所述第二NMOS管的漏极电性连接，所述第八NMOS管的漏极与所述第十二PMOS管的漏极电性连接，所述第十二PMOS管的栅极与所述第八NMOS管的源极电性连接。

3.根据权利要求2所述的电平转换电路，其特征在于，其还包括：电平反馈单元，所述电平反馈单元包括：第九PMOS管、第十PMOS管，所述第九PMOS管的源极与所述第二PMOS管的栅极电性连接，所述第九PMOS管的漏极与所述第三PMOS管的漏极以及所述第十一PMOS管的源极电性连接，所述第十PMOS管的源极与所述第一PMOS管的栅极电性连接，所述第十PMOS管的漏极与所述第四PMOS管的漏极以及第十二PMOS管的源极电性连接。

4.根据权利要求3所述的电平转换电路，其特征在于，其还包括：上电复位单元，所述上电复位单元包括第七PMOS管、第五NMOS管，所述第七PMOS管的源极与第三电源电性连接，所述第七PMOS管的漏极与所述输出端电性连接，所述第五NMOS管的源极接地，所述第五NMOS管的漏极与所述第一双向二极管单元的一端电性连接。