[发明专利]一种降压同步整流电路轻载条件下的高侧软开关控制系统

权利要求书

1.一种降压同步整流电路轻载条件下的高侧软开关控制系统，包括固定死区产生电路(001)、高压电平移位电路(002)、驱动级电路(003)、高低侧功率管电路(004)和负载电路(005)，其中，驱动级电路(003)中设有高侧驱动电路GH和低侧驱动电路GL；高低侧功率管电路(004)中设有电源VIN以及高侧功率管MH和低侧功率管ML；负载电路(005)中设有电感L、电容CO和电阻R；输入信号VPWM依次经固定死区产生电路(001)和高压电平移位电路(002)后连接驱动级电路(003)中高侧驱动电路GH的输入端，高侧驱动电路GH的输出连接高低侧功率管电路(004)中高侧功率管MH的栅极，高侧功率管MH的漏极连接输入电源VIN的正端，输入电源VIN的负端接地，前一级MCU芯片或控制器产生的脉冲控制信号作为输入信号VPWM连接驱动级电路(003)中低侧驱动电路GL的输入端，低侧驱动电路GL的输出连接连接高低侧功率管电路(004)中低侧功率管ML的栅极，低侧功率管ML的源极接地，高侧功率管MH的源极以及低侧功率管ML的漏极和负载电路(005)中电感L的一端连接在一起产生浮动地电压VS，电感L的另一端连接电容CO的一端和电阻R的一端，电容CO的另一端和电阻R的另一端均接地；

其特征在于：设置高侧死区控制电路(006)替代固定死区产生电路(001)，高侧死区控制电路(006)包括电流过零检测电路(007)、高侧过零检测电路(008)、降压电平移位电路(009)、设定延时电路模块(010)以及低电平有效的SR触发器SR1和高电平有效的SR触发器SR2以及三输入或门OR，电流过零检测电路(007)的输入端和高侧过零检测电路(008)的输入端均连接浮动地电压VS，电流过零检测电路(007)输出控制信号V1连接SR触发器SR1的置位输入端S，SR触发器SR1的复位输入端R连接输入信号VPWM，SR触发器SR1的输出端Q输出信号H_CCM连接三输入或门OR的一个输入端；高侧过零检测电路(008)输出控制信号V2连接降压电平移位电路(009)的输入端，降压电平移位电路(009)输出控制信号V3连接SR触发器SR2的置位输入端S，SR触发器SR2的复位输入端R连接输入信号VPWM，SR触发器SR2的输出端Q输出信号H_FCCM连接三输入或门OR的另一个输入端；设定延时电路模块(010)的输入端连接输入信号VPWM，设定延时电路模块(010)的输出连接三输入或门OR的第三个输入端，三输入或门OR输出信号H_DRH作为高压电平移位电路(002)的输入信号；

所述电流过零检测电路(007)包括恒流源Idc1、PMOS管MP1、MP2、MP3和MP4、NMOS管MN1、MN2、MN3、MN4、MN5和MNH1；恒流源Idc1的输入端连接芯片电源VCC，恒流源Idc1的输出端连接NMOS管MN1的漏极、栅极以及NMOS管MN2的栅极和NMOS管MN3的栅极；NMOS管MN1的源极和NMOS管MN2的源极均接地，NMOS管MN2的漏极连接PMOS管MP1的漏极、栅极以及PMOS管MP2的栅极和NMOS管MP3的栅极，PMOS管MP1的源极、PMOS管MP2的源极、PMOS管MP3的源极和PMOS管MP4的源极均连接芯片电源VCC，PMOS管MP2的漏极连接NMOS管MN3的漏极和NMOS管MN4的栅极，NMOS管MN3的源极连接NMOS管MNH1的源极，NMOS管MNH1的漏极连接浮动地电压VS，NMOS管MNH1的栅极连接输入信号VPWM，PMOS管MP3和PMOS管MP4的源极均连接芯片电源电压VCC，PMOS管MP3的漏极与PMOS管MP4的栅极、NMOS管MN4的漏极和NMOS管MN5的栅极互连，NMOS管MN4的源极和NMOS管MN5的源极均接地，PMOS管的MP4的漏极和NMOS管MN5的漏极互连作为电流过零检测电路(007)输出控制信号V1的输出端；

所述高侧过零检测电路(008)包括恒流源Idc2、PMOS管MP5、NMOS管MN6、MN7和MNH2和比较器CMP；恒流源Idc2的输入端和PMOS管MP5的源极均连接芯片浮动电源VB，恒流源Idc2的输出端连接NMOS管MN6的漏极和栅极以及NMOS管MN7的栅极，NMOS管MN6的源极和NMOS管MN7的源极均连接浮动地电压VS，NMOS管MN7的漏极与PMOS管MP5的栅极、漏极以及比较器CMP的负端和NMOS管MNH2的源极连接，NMOS管MNH2的栅极和比较器CMP的正端均连接浮动地电压VS，NMOS管MNH2的漏极连接输入电压VIN，比较器CMP的输出端作为高侧过零检测电路(008)输出控制信号V2的输出端。