[发明专利]半导体装置

说明书

一种半导体装置，包括多个半导体层的堆叠，垂直配置于半导体基底结构上；栅极介电层，具有多个部分各自围绕半导体层的一者；以及栅极，围绕栅极介电层。栅极介电层的每一部分具有顶部位于个别的半导体层上，以及底部位于半导体层下。顶部具有沿着垂直于半导体基底结构的上表面的垂直方向的顶部厚度，且底部具有沿着垂直方向的底部厚度。顶部厚度大于底部厚度。

技术领域

本发明实施例涉及半导体装置与其形成方法，尤其涉及提供多种临界电压的全绕式栅极装置。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度。为了实现这些进展，处理与制造集成电路的方法亦需类似发展。

举例来说，导入全绕式栅极装置以增加栅极-通道耦合、降低关闭状态电流、并减少短通道效应而改善栅极控制。全绕式栅极装置包括多个通道层堆叠再一起，以形成栅极结构所接合的晶体管通道。全绕式栅极装置可与公知的互补式金属氧化物半导体工艺相容，因此可大幅缩小尺寸并维持栅极控制与缓解短通道效应。然而复杂的装置结构与结构之间的空间减少，造成特定功能(比如提供多种临界电压而不会劣化其他效能特性)面临挑战。因此公知技术通常适用于预期目的，但无法符合所有方面的需求。

发明内容

本发明一例示性的实施例关于半导体装置。半导体装置包括多个半导体层的堆叠，垂直配置于半导体基底结构上；栅极介电层，具有多个部分各自围绕半导体层的一者；以及栅极，围绕栅极介电层。栅极介电层的每一部分具有顶部位于个别的半导体层上，以及底部位于半导体层下。顶部具有沿着垂直于半导体基底结构的上表面的垂直方向的顶部厚度，且底部具有沿着垂直方向的底部厚度。顶部厚度大于底部厚度。

本发明一例示性的实施例关于半导体装置的形成方法。方法包括在工艺腔室中接收半导体装置的结构。结构包括半导体基板；第一半导体层与第二半导体层的堆叠，位于半导体基板上；虚置栅极结构，位于堆叠上；以及源极/漏极结构，位于堆叠的两端上。第一半导体层与第二半导体层具有不同材料组成且彼此交错于堆叠中。虚置栅极结构包覆堆叠的顶部与侧表面。方法亦包括移除虚置栅极结构与第一半导体层；形成界面层以围绕第二半导体层；形成栅极介电层以围绕界面层；以及形成栅极以围绕栅极介电层。形成栅极介电层的步骤包括调整时间，以形成非顺应性轮廓的栅极介电层。

本发明一例示性的实施例关于半导体装置的形成方法。方法包括：在工艺腔室中接收半导体结构。半导体结构具有彼此交错、垂直配置于半导体基板上、且横向地位于一对源极/漏极结构之间的第一半导体层与第二半导体层的堆叠。方法亦包括移除第一半导体层以露出第二半导体层的表面；形成界面层以包覆第二半导体层的露出表面；将第一前驱物导入工艺腔室且历时第一时间，以与界面层相互作用；在导入第一前驱物之后，对工艺腔室进行第一净化；将第二前驱物导入工艺腔室且历时第二时间，以形成栅极介电层的第一层；在导入第二前驱物之后，对工艺腔室进行第二净化；以及形成功函数金属层于栅极介电层上。第一时间小于第二时间。

附图说明

图1为本发明一些实施例中，制造装置的方法的流程图。

图2A及图3A为本发明一些实施例中，多种制作阶段所形成的装置的俯视图。

图2B及图3B为本发明一些实施例中，装置分别沿着图2A及图3A的剖线A-A'的剖视图。

图2C及图3C为本发明一些实施例中，装置分别沿着图2A及图3A中的剖线B-B'的剖视图。

图2D、图3D、图4、图5、图7、图8、图9、图10、图11及图12为本发明一些实施例中，多种制作阶段的装置分别沿着图2A及图3A中的剖线C-C'的剖视图。